[发明专利]一种快速启动数字输出缓冲器及其控制方法

权利要求书

1.一种快速启动数字输出缓冲器，其特征在于：包括时序产生器(1)、电容失配探测器(2)、电容阵列控制器(3)、开关电容阵列(4)、电流探测器(5)、电感L、负载电容CL、第一开关管SW1、第二开关管SW2、第三开关管SW3、第四开关管SW4和第五开关管SW5，所述开关电容阵列(4)的第一导通端与第三开关管SW3的第一导通端、第四开关管SW4的第一导通端和第五开关管SW5的第一导通端电连接，第四开关管SW4的第二导通端与电源VDD电连接，第五开关管SW5的第二导通端与开关电容阵列(4)的第二导通端都接地，第三开关管SW3的第二导通端与电感L一端电连接，电感L另一端与负载电容CL的上极板、第一开关管SW1的第一导通端、第二开关管SW2的第一导通端和电容失配探测器(3)的检测端电连接，所述负载电容CL的下极板和第二开关管SW2的第二导通端都接地，所述第一开关管SW1的第二导通端与电源VDD电连接，电容失配探测器(2)的输出端与电容阵列控制器(3)的输入端电连接，电容阵列控制器(3)还与开关电容阵列(4)的控制端电连接，所述第一开关管SW1的控制端、第二开关管SW2的控制端、第三开关管SW3的控制端、第四开关管SW4的控制端、第五开关管SW5的控制端、电容失配探测器(2)和电流探测器(5)分别与时序产生器(1)电连接，所述电流探测器(5)的两个检测端分别与第三开关管SW3的第一导通端和第二导通端电连接，所述时序产生器(1)的输入端为数字输出缓冲器的信号输入端，所述负载电容CL的上极板为数字输出缓冲器的信号输出端。

2.根据权利要求1所述的一种快速启动数字输出缓冲器，其特征在于：所述电容失配探测器(2)包括数据处理模块(6)和电压检测模块(7)，所述电压检测模块(7)的检测端与负载电容CL的上极板电连接，所述电压检测模块(7)的数据输出端与数据处理模块(6)的输入端电连接，所述数据处理模块(6)还分别与时序产生器(1)和电容阵列控制器(3)电连接。

3.根据权利要求1或2所述的一种快速启动数字输出缓冲器，其特征在于：所述开关电容阵列(4)包括若干个并联的开关电容电路，所述开关电容电路包括电容器(8)以及受电容阵列控制器(3)控制的开关模块(9)，所述电容器(8)和开关模块(9)串联，所述开关模块(9)的控制端与电容阵列控制器(3)电连接。

4.一种快速启动数字输出缓冲器的控制方法，其特征在于，包括以下步骤：

S1：时序产生器读取输入信号Din，当输入信号Din由低电平跳变至高电平时，则执行步骤S2，当输入信号Din由高电平跳变至低电平时，则执行步骤S4；

S2：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；

S3：T时间结束时，时序产生器控制第二开关管SW2、第三开关管SW3和第四开关管SW4断开，控制电容失配探测器检测负载电容CL上极板在第三开关管SW3断开时的电压V，检测完成后，时序产生器控制第一开关管SW1和第五开关管SW5导通，电容失配探测器比较电压V与电源VDD电压的大小，并将比较结果发送到电容阵列控制器，电容阵列控制器根据接收到的数据控制开关电容阵列内各个开关电容电路的导通和关断，使开关电容阵列的有效电容量Ca与负载电容CL的电容量匹配；

S4：时序产生器控制第三开关管SW3导通T时间，控制第一开关管SW1、第二开关管SW2、第四开关管SW4和第五开关管SW5断开T时间；

S5：T时间结束时，时序控制器控制第一开关管SW1、第三开关管SW3和第五开关管SW5断开，控制第二开关管SW2和第四开关管SW4导通；

时序产生器内预先设有时间T的初始数值，当时序产生器控制第三开关管SW3导通T时间结束，即第三开关管SW3断开时，电流探测器探测到电感L中的残余电流，输出Dcmp值到时序产生器，Dcmp值反应残余电流的方向，或者Dcmp值反应残余电流的方向及大小，时序产生器根据接收到的Dcmp值调整时间T的数值。