[发明专利]直流至直流转换器

说明书

提供了一种具有耦合网络的直流至直流转换器，在该直流至直流(DC‑DC)转换器中，耦合网络被构造成强制地在DC‑DC转换器的反馈输出电压中添加噪声源。耦合网络包括一个耦合电阻器和两个耦合电容器，以在输出电压中包括功率开关的开关电压和电感器输出电压，并且将结果与反馈输出电压一起发送到比较器。因此，更容易比较参考电压和反馈电压，并且稳定地保持以恒定导通时间(COT)操作的DC‑DC转换器的输出电压。

本申请要求于2013年10月18日提交到韩国知识产权局的第10-2013-0124893号韩国专利申请的权益，该申请的全部内容出于所有目的通过引用包含于此。

技术领域

下面的描述涉及DC-DC转换器。下面的描述还涉及设置有耦合网络的DC-DC转换器，该耦合网络用于通过促进检测输出电压的纹波信息来动态地管理负载瞬态现象。

背景技术

许多电子装置使用开关转换器产生经调节以供装置的不同组件使用的电压。DC-DC转换器是这类开关转换器中的一种类型。例如，DC-DC转换器作为接收DC电压、将接收到的DC电压转换成不同电平的DC电压并且输出不同电平的DC电压的装置而广泛用在各种领域中。

可以通过使用恒定导通时间(COT)技术控制DC-DC转换器。根据COT技术，用于产生输出电压(VOUT)的一个或多个开关在各开关周期期间的预定的时间间隔内导通。使用COT技术可以提供诸如相对快速的响应时间和简单的电路设计的特征。

通常，DC-DC转换器具有当DC-DC转换器具有大负载电流时出现的、因电感器的电阻而导致的某种损失。然而，这种损失通常不对DC-DC转换器的操作产生大的影响。例如，产生更大比例的损失可能是由于诸如功率开关(例如，P型金属氧化物半导体(PMOS)或N型金属氧化物半导体(NMOS))或电感器本身的DC-DC转换器芯片外部的组件导致的。在这种情形下，由于DC-DC转换器的芯片内部消耗的电流(也就是说，芯片内部的电流的比例)而产生的损失相对低。因此，DC-DC转换器在每个频率下的操作不存在困难(诸如，效率降低)。

相反，具有相对较小负载电流的DC-DC转换器可具有效率降低。当负载电流小时，相比于负载电流本身，芯片本身消耗更大的电流。因此，因为芯片内部的电流对于整体转换效率变得更重要，所以芯片内部增大的电流会造成DC-DC转换器的转换效率降低。

因此，减小芯片内部的电流可防止效率降低。

减少芯片电流消耗的一种方式是降低芯片驱动中涉及的开关驱动的频率。这种方法是有重大意义的，因为它是与芯片驱动期间的对当前使用产生最大影响的开关驱动相关的驱动器。例如，当被强制地供应任意阈值5mA而其输出是1mA时，开关频率可降低1/5。

减少芯片电流消耗的另一种方式是应用COT模式。根据这种方法，COT发生器在功率开关驱动期间保持恒定导通时间。通过使用COT技术，比较器比较反馈电压与参考电压，并且当反馈电压低于参考电压时将功率开关导通预定时间。因此，当COT模式实现管理当负载突变时出现的负载瞬态现象时，COT模式提供可选的控制模式(诸如，脉宽调制(PWM)模式)没有提供的特征。

然而，COT模式具有它表现出比PWM模式更大的纹波现象的方面。

因为与较大纹波现象相关的问题，对于芯片而言，COT模式下可以快速地检测反馈输出电压。在没有进行这种快速确定的情况下，芯片不能够基于功率开关的导通时序充分地保持输出电压。例如，输出电压原本会低于参考电压所限定的零点，进而造成DC-DC转换器的整体效率降低。

可以提供比较器，比较器可提供高速检测操作。然而，难以在顾及比较器的适当增益的情况下实现高速设计。另外，当采用高速比较器时，整个芯片大小增大，这还造成与增大的电流消耗相关的另外的问题。

因此，另一种方法是调节与输出负载连接的输出电容器的电容。通过使用具有较大等效串联电阻的电容器，在比较器处识别到的反馈电压增大。因此，更容易地检测反馈电压。