[发明专利]一种柔性化运动控制IP核及实现方法

说明书

技术领域

本发明涉及运动控制的研究领域，特别涉及一种柔性化运动控制IP核及实现方法。

背景技术

一般伺服电机都有三种控制方式：速度控制方式，转矩控制方式，位置控制方式。伺服系统作为一个有惯性和负载的系统，无论是那种控制方式，伺服电机均需要进行加减速控制。当伺服电机从一个速度(v₁)过渡到另外一个速度(v₂)，就需要进行加减速规划。目前提出的方法有直线加减速、指数加减速、S曲线加减速、三角函数加减速。在工程中常用的是直线加减速和S曲线加减速。直线加减速具有计算简单，响应快，但是将产生较大振动和冲击，影响运控轨迹和机床寿命，多用于要求不高的场合。S曲线加减速能保证加减速过程的平滑性，且充分利用了伺服系统最大允许速度和最大允许加速度，效率最高，但S曲线将速度变迁过程分为7个阶段，计算复杂。在速度规划之后，需要对两轴或者三轴联动的系统进行插补，把每控制周期的速度值分配到各个轴上面去，这个过程中，会存在插补轨迹误差。在系统实时性可以保证的情况下，系统的控制周期越小，插补得到的轨迹越精确；而如果在同样的轨迹误差的情况下，系统的控制周期越小，系统的最大速度越大，可以提高效率。因此，综上所述，为了实现高速高精度的运动控制，控制周期要尽可能小。目前的开放式运动控制卡多采用软件来计算加减速曲线，软件采取串行运算的方式，运算速度较慢，为了在每周期完成一次插补运算，需要高速的DSP或MCU来执行，成本较高，并且很难进一步缩小控制周期。

随着集成电路技术发展和现场可编程逻辑门阵列(FPGA)的出现，集成电路设计发重大变革。硬件描述语言(HDL)的出现，使得一个特定功能的集成电路模块可以以一段HDL的形式存在，并且封装成具有一定功能的IP核(Intellectual Property core)。这些IP核可以在众多厂商提供的各类型号FPGA中通用，并且可以移植到专用集成电路(ASIC)的开发。因而这些具有特定功能的IP核就成为独立自主知识产权产品。

发明内容

本发明的主要目的在于克服现有技术的缺点与不足，提供一种柔性化运动控制IP核。

本发明的另一目的在于，提供一种柔性化运动控制IP核的实现方法。

为了达到上述第一目的，本发明采用以下技术方案：

一种柔性化运动控制IP核，所述IP核包括加减速模块、插补模块、脉冲计数模块、脉冲生成模块、总线控制器和RAM接口模块，所述总线控制器分别与；加减速模块、插补模块、脉冲计数模块连接，所述加减速模块与插补模块和RAM接口模块连接；所述插补模块又与RAM接口模块和脉冲计数模块连接；所述脉冲计数模块还与脉冲生成模块连接；

所述加减速模块，用于根据CPU发来的加减速方式选择初始速度、目标速度、最大速度、最大加速度以及目标位置参数，计算合适的加减速曲线，并且以离散的速度数值的形式保存在RAM中；

所述插补模块，用于根据CPU发过来的插补参数，从RAM中读取速度数值进行插补，插补后输出各轴对应的速度数值；

所述脉冲生成模块，用于根据插补模块发过来的各轴速度数值，产生对应频率的脉冲；

所述脉冲计数模块，用于根据伺服电机反馈回来的含有噪声的各轴反馈脉冲，进行消抖后，输入计数模块进行计数，于每控制周期输出一次各轴电机实际运行的脉冲数；

RAM接口模块，用于把输入离散的速度数值产生合适的地址后送入RAM控制器，写入RAM，并根据命令产生正确的读地址，从RAM中读取离散的速度数值，

所述总线控制器，用于控制本IP通过总线与其他IP和CPU通信。

优选的，所述加减速模块包括加减速方式选择模块、直线加减速模块以及S形曲线加减速模块；

所述加减速方式选择模块，用于根据上级模块输入的加减速方式选择信号选择对应的加减速方式，把加减速参数输入对应的模块；

所述直线加减速模块，用于生成直线加减速曲线的离散化数据；

所述S形曲线加减速模块，用于生成S曲线加减速曲线的离散化数据。