[发明专利]一种基于分时复用的液晶驱动装置

说明书

技术领域

本发明涉及一种嵌入式液晶显示系统的数据传输控制技术，特别涉及一种对液晶显示系统中的存储器实现分时复用操作的装置。

背景技术

随着嵌入式技术和液晶显示技术的不断发展，目前，大多数嵌入式系统均采用液晶作为显示设备，极大地提高了人机交互的能力。嵌入式液晶显示技术的关键问题在于液晶的驱动以及数据更新与显示的同步。其中，数据更新与显示的同步是嵌入式液晶显示系统的技术难点，决定着嵌入式液晶显示系统的显示实时性、准确性以及系统显示速度等性能指标。因此，对嵌入式液晶显示系统中数据更新与显示同步技术的研究尤为重要。

国内外对嵌入式液晶显示系统中数据更新与显示同步技术进行了研究，目前主要采用两组显存单元进行乒乓操作，一组用于数据更新，一组用于液晶显示，通过控制两组显存单元切换实现系统的数据更新与显示同步。专利201210401211.7提出了“一种基于乒乓机制的FPGA与DSP数据传输系统”。本系统设置两个存储器，通过FPGA控制双通道切换开关实现两通道读写的交替进行，从而实现数据的交替存储与读取。本系统等待时间短，数据传输速率高。专利201310154484.0提出了“一种显示处理器的显示控制方法”，该方法设置两个显存单元A和B，根据命令特征值以区分对两个显存单元的写入，两个显存单元用于交替对显示器进行显示控制的方式，避免了硬件执行时间的消耗，实现多命令并发处理机制。

上述两种方法本质上均是基于乒乓机制，对两组显存分时进行读写操作，实现数据的交替存储和读取，保证了显示系统显示的实时性。上述方法均采用两组显存单元和复杂的控制逻辑实现系统的实时显示，但此方法使用器件多，功耗大，成本高且控制结构复杂。

发明内容

本发明的目的是提供一种基于分时复用的液晶驱动装置，在保证显示实时性的前提下，通过一个显存单元和简单的控制逻辑完成液晶显示系统功能，精简装置结构以弥补现有装置的不足；在保证液晶屏正常显示的情况下，实现单个显存单元、低功耗、低成本，控制结构简单的液晶显示系统。

为实现上述目的，所采用的技术方案是：一种基于分时复用的液晶驱动装置，包括：

CPU，发送图像数据到控制单元；

控制单元，由FPGA构成，其与CPU、显存单元及液晶屏相连，接收CPU发送的图像数据并控制数据在显存单元中的存取操作，同时提供驱动时序保证液晶屏正常显示；

显存单元，与控制单元相连，实现图像数据的存储；

液晶屏，与控制单元相连，作为图像显示屏，实现图像数据实时显示；

所述控制单元包括显存控制模块和液晶驱动模块，显存控制模块与CPU、显存单元和液晶驱动模块相连，采用分时复用技术高频管理低频模式，实现对显存单元的存取控制。显存控制模块接收CPU发送的图像数据并存储到显存单元，同时根据液晶驱动模块输出的X、Y地址，读出显存单元中对应的图像数据至液晶驱动模块；液晶驱动模块与显存控制模块和液晶屏相连，根据不同的液晶屏显示要求，产生相应的驱动时序，并从驱动时序中提取出X、Y地址发送到显存控制模块，显存控制模块根据地址从显存单元中将对应的图像数据读出至液晶驱动模块，驱动时序和图像数据一起输出至液晶屏，实现图像数据在液晶屏上的准确显示。

所述的显存控制模块中定义了数据寄存器和地址寄存器，数据寄存器用于接收CPU发送的数据，地址寄存器用于接收数据对应的地址。

所述的分时复用技术采用高频管理低频模式，通过高频时钟CLK产生分时复用信号TDMA、写显存单元时钟信号WR_CLK和读显存单元时钟信号RD_CLK；在一个TDMA时钟周期内，在前半周期，把CPU发送的数据和地址赋值给显存单元的数据总线和地址总线，将图像数据存入显存单元中，实现图像数据的写操作；在后半周期，把液晶驱动模块产生的地址赋值给显存单元的地址总线，将对应的图像数据从显存单元中读出至液晶驱动模块，实现图像数据的读操作。

所述的写显存单元时钟信号WR_CLK，在WR_CLK的上升沿时刻，根据显存单元地址总线上的地址，将数据总线上的数据写到显存单元中，完成对图像数据的写操作。

所述的液晶驱动模块输出液晶屏显示的X、Y地址，显存控制模块将X、Y地址转换为显存单元的存储地址，并将其发送至显存单元的地址总线上，显存单元根据存储地址将对应的图像数据读出至液晶驱动模块。

所述的读显存单元时钟信号RD_CLK，在RD_CLK的上升沿时刻，根据显存单元地址总线上的地址，将对应的图像数据读出至液晶驱动模块，完成对图像数据的读操作。