[发明专利]一种并行多核FPGA数字图像实时缩放处理方法和装置

说明书

技术领域

本发明涉及一种图像的放大或缩小的处理方法和装置，具体地说是一种并行多核FPGA数字图像实时缩放处理方法和装置。

背景技术

电子产品和电子技术的日新月异，带动了显示技术的不断提高。随着视频显示技术和显示终端制造技术的不断发展，各类视频应用所要求的分辨率以及显示终端的尺寸都在不断提高，不但出现了1920×1080以及更高的分辨率，而且显示终端的尺寸也不断的突破制造工艺的极限，尤其是屏幕拼接技术和投影融合技术的出现更是进一步提高了显示终端的显示分辨率和尺寸。同时，现代化的媒体宣传、橱窗展示以及公众演示等应用使得分布式视频显示技术得以工程化。随着这类应用的日益推广，人们开始追求单个视频显示节点的高清以及更高分辨率的视频显示，甚至某些由屏幕拼接系统和投影融合系统构成的大型视频显示节点也被部署在分布式视频显示系统中，这大大提高了单个视频节点的视频数据吞吐量和运算量。

这些显示技术和需求，不仅包括如何以更大的屏幕来显示更高分辨率的视频信息，还包括如何将低分辨率的视频信息实时地放大到相应显示器屏幕尺寸的高分辨率显示屏幕上。由此不难看出，视频显示技术的发展已经不再仅仅受制于显示技术本身，而是在某些应用中更多的受制于所需视频信息的质量、实时性以及处理方式和处理芯片的运算能力。

随着半导体工艺的不断改进，处理器单位面积上集成了数以百万计的晶体管。这种集成度的提高虽然使处理器具备更强大的处理能力，但是也使处理器的功耗和散热问题日益突出。由于CMOS晶体管特征尺寸的缩小导致单位面积上晶体管数目的增加，加上时钟频率的提升，使得单位面积上晶体管漏电流不断增大。研究表明，处理器性能每提升l％，功耗将增加3％。如果按照这种趋势发展而不采取其他降低功耗措施的话，在2015年，每平方厘米面积上的功耗密度将达到上千瓦。由此而导致的热量积聚将使得芯片根本无法工作。有学者指出，在单一处理器的条件下，系统性能提高幅度正比于系统复杂度提高幅度的平方根。如前所述，在系统复杂度不变的前提下，如何提高系统的处理效率就变得尤为重要。在屏幕拼接及投影融合技术领域中，经常要将数字视频图像进行实时缩放以满足不同显示终端的分辨率。由于数字视频图像的数据量大，实时性要求高，要求缩放系统要具有较大的数据吞吐能力和较高的处理效率，所以系统的处理能力尤为重要，并行处理的方式作为一种高效的处理方法，在视频图像缩放时得到应用。

在中国专利CN103269416A，公开了一种采用并行处理方式实现视频图像拼接显示的装置及方法，包括以下步骤：(1)将解码后的数字视频图像信号进行识别，确定视频格式，并按显示区域分割为至少两部分；(2)同时对分割后的视频图像信号分别进行图像处理；(3)将处理后的各个视频图像信号分别转换成可供外接的终端显示单元进行显示的视频图像信号；(4)将所有的终端显示单元显示的视频图像信号拼接为一幅完整的图像。其中，在步骤(2)中图像处理单元对输入的视频图像信号进行图像处理之前还包括对分割后的视频图像进行暂存以及对图像分割和图像处理的处理速度进行匹配的步骤。该方法中采用并行处理方式实现视频图像拼接显示的方法通过采用先进行图像分割再进行图像处理的顺序，并且在图像处理部分采用了并行同步的处理方法，不仅处理的数据率大大降低，也克服了现有技术中存在的响应速度慢、发热严重、散热慢等问题。但是，由于在该方法对应的装置中，需要采用多路并行处理的芯片，包括图像分割单元与视频格式侦测单元一体的FPGA芯片、多路缓存芯片、多路图像处理芯片、多路接口芯片以及终端显示设备，多路处理无疑增加了系统成本，此外当将视屏图像分为多组单独进行处理时，同步是一个非常重要的问题，直接影响到图像在终端的显示情况。

发明内容

为此，本发明的目的在于针对现有技术中的视频图像并行处理方法中，系统成本高、需要保持同步的问题，提出一种简化了系统结构、无需同步则可实现的并行多核FPGA数字图像实时缩放处理方法及其装置。

为解决上述技术问题，本发明的目的之一是提供一种并行多核FPGA数字图像实时缩放处理方法，包括如下过程：

(1)获取待处理的原始视频图像数据，将所述原始视频图像数据输入FPGA芯片；

(2)根据输入像素时钟频率、输出像素时钟频率和单个缩放核的上限工作时钟频率确定缩放核数目；

(3)按照所述缩放核的数目，将所述原始视频图像数据按纵向均匀分割成与缩放核数目一致的图像子块，任意一个图像子块左右两侧边缘均需向外扩展一列；

(4)将分割后的图像数据存储到外部缓存器中；