[发明专利]序列检测方法及装置

说明书

本发明公开了一种序列检测方法及装置，所述方法包括：获取并行度为i的i路数据；存储第x个i路数据；接收第x+1个i路数据；将第x个i路数据及第x+1个i路数据形成第x个检测数据组；在n个中的每一个检测窗口内均提取所述检测数据组中连续分布的s路数据，形成n个数据段；将每一个所述数据段与本地序列进行相关运算；及依据所述相关运算的结果确定该数据段是否为目标序列；其中，所述x为不小于1的整数；所述第i为不小于2的整数；所述n小于等于所述i；所述s为不小于1的整数，且等于所述目标序列的比特数。

技术领域

本发明涉及通信领域的序列检测技术，尤其涉及一种序列检测方法及装置。

背景技术

在进行数据传输时，为了实现帧同步或系统同步，在发送端通常会插入帧头序列或系统同步序列，在接收端将检测这些序列并依据这些序列进行帧同步或系统同步；但是在现有技术中进行帧同步或系统同步检测时，数据通常是一bit或一bit的输入到检测电路中，检测电路在提取了一个帧头序列或系统同步序列的长度的数据段后，在确定该数据段是否为同步序列；这种检测方法，检测效率低。

发明内容

有鉴于此，本发明实施例期望提供一种新的序列检测方法及装置，具有检测效率高的优点。

本发明实施例的技术方案是这样实现的：

本发明第一方面提供一种序列检测方法，所述方法包括：

获取并行度为i的i路数据；

将第x个i路数据及第x+1个i路数据形成第x个检测数据组；

在n个中的每一个检测窗口内均提取所述检测数据组中连续分布的s路数据，形成n个数据段；

将每一个所述数据段与本地序列进行相关运算；

依据所述相关运算的结果确定该数据段是否为目标序列；

其中，所述x为不小于1的整数；所述第i为不小于2的整数；

所述n小于等于所述i；

所述s为不小于1的整数，且等于所述目标序列的比特数。

优选地，

所述n等于所述i；

相邻两个检测窗口提取的两个数据段包括的不同比特数为1。

优选地，

当所述n小于所述i时，所述在n个中的每一个检测窗口内均提取所述检测数据组中连续分布的s路数据，形成n个数据段还包括：

将所述第x个检测数据组分为n个数据检测子组；每一个数据检测子组包括连续分布的i+(i/n)-1路数据；其中，相邻的两个所述检测数据检测子组包括相同的i/n路数据；

在第y检测周期内，通过每一个所述检测窗口提取其对应的数据检测子组的第y-1个数据段；

在第y+1检测周期内，通过每一个所述检测窗口提取其对应的数据检测子组的第y个数据段；

所述y为不小于1的整数。

优选地，

所述目标序列为帧头序列或系统同步序列。

优选地，

从M个通道上接收的N个数据帧的帧头序列相同；

所述将每一个所述数据段与本地序列进行相关运算为：

将每一个所述数据段与同一个本地帧头序列进行相关运算；

其中，所述N大于等于1，且小于等于通道个数M；所述M为不小2的整数。

优选地，