[发明专利]一种数据对齐方法

说明书

技术领域

本发明属于数字信号处理领域，尤其涉及一种针对多路并行信号处理的、低硬件复杂度的数据对齐方法。

背景技术

在数字信号处理中会面临数据错位的情况，例如：在高速无线通信的基带并行数字信号处理中，由于接收端数据起始时刻位置不可预知，导致接收起始数据在多个并行数据通道中的位置不确定；由于收发端晶振频率不一致，导致采样定时误差累积，接收数据的定时位置将会在多路并行数据通道中逐次滑动。而后端的信号处理模块，如信道均衡、解码等模块需要得到定时位置固定的多路并行数据，所以需要对多路并行数据进行数据对齐处理。

在m路并行数字信号处理中，串行数据以连续m个符号组成为一组，时间上连续的数据组构成m路并行数据流，如图1所示，图1(a)为正常情况下的相邻两组m路并行数据；图1(b)为数据出现错位情况，相比正常情况，数据依次错位了x个符号位置，此时需要进行数据对齐，具体到T2组来说就是根据数据错位个数x，通过数据对齐操作，使得数据重新为正常情况的D[m+1]、D[m+2]、……、D[2m]。

现有的数据对齐方案是根据不同的错位值，使用m路2m选1数据选择器直接从相邻两组m路并行数据中选取出m路数据输出。显然当m值较大时，m路2m选1选择器的实现将消耗大量的硬件资源以及导致布局布线复杂化，甚至难以实现，严重影响系统性能。

发明内容

本发明的目的在于提供一种针对多路并行信号处理的、低硬件复杂度的数据对齐方法。

本发明的目的是通过如下步骤实现的：

S1、根据m路并行数据以及实际硬件平台情况，确定数据选择器的个数n和所述n个数据选择器的类型参数n1、n2、n3、......、nn，其中，n≥2，m＝2a,a不为零的自然数；

S2、根据S1所述n个数据选择器的类型参数n1、n2、n3、......、nn构成n级数据选择器，即第一个数据选择器为n1选1，第二个数据选择器为n2选1，第三个数据选择器为n3选1，……，第n个数据选择器为nn选1，其中，n1×n2×n3×......×nn＝m；

S3、对输入的m路并行数据进行两级缓存；

S4、根据数据错位值，从S3所述两级缓存中每级缓存分别选取1个数据片段，共2个数据片段，所述2个数据片段拼接重组得到重组数据块，其中，数据错位值根据实测得到；

S5、根据m和n1的值确定S4所述重组数据块的分块大小；

S6、根据S4所述数据错位值和S5所述分块大小对S4所述重组数据块进行分块和块内对齐，得到分块数据；

S7、根据S4所述数据错位值和n的大小，将S6所述分块数据进行块间排序，输出数据。

进一步地，S2所述数据选择器的类型参数根据实际硬件条件进行选择，是经验值。

本发明的有益效果是：

本发明提供一种针对多路并行信号处理的、低硬件复杂度的数据对齐方法，能有效减少多路并行数据对齐的硬件资源消耗，同时降低布局布线的复杂度。

附图说明

图1为正常情况以及错位情况的m路并行数据示意图。

图2为本发明数据对齐方案结构框图。

图3为具体实施方式中实例的第(2)步操作示意图。

图4为具体实施方式中实例的第(3)步操作示意图。

图5为具体实施方式中实例的第(4)步操作示意图。

具体实施方式

下面结合附图以及具体实施方式对本发明进行进一步的说明。

本实例假设有m路并行数据，m＝16，数据错位值x为7，数据选择器级数n为2，且n1＝n2＝4。

如图3所示，16路并行数据错位了7个符号位置，本实例将对T2组数据进行数据对齐，即将数据依次移位7个符号位置，使得对齐后的T2组数据重新为正常情况的{D[1]、D[2]、D[3]、……、D[15]、D[16]}，具体操作步骤如下：

(1)用数据寄存器将T2组16路并行数据和所述T2组相邻的T1组16路并行数据进行两级缓存；

(2)用2选1选择器从缓存数据中选取出2个数据片段，片段1为T2组数据的上半部分的m-x＝9个数据，片段2为T1组数据的下半部分的x＝7个数据。再将这两个数据片段拼接重组为新的一组16路数据，记作A组。如图3所示，A＝{D[8]、D[9]、……D[16]、D[1]、D[2]……D[7]}。可以看出，只需把A中最后的7个数据{D[1]、D[2]……D[7]}整体移动到D[8]之前即可得到所需结果：{D[1]、D[2]、D[3]、……、D[15]、D[16]}。