[发明专利]输出缓冲器

说明书

技术领域

本发明涉及一种输出缓冲器，且特别涉及一种具有电平位移电路的输出缓冲器。

背景技术

随着科技的发展，许多消费型的电子装置出现在市场上，并且电子装置的功能不断的提升，以至于电子装置的电路复杂度随之增加。由于各个电路的电路设计不同，以至于各个电路所采用的电压电平可能不同。此时，输出缓冲器被配置于各个电路之间，以调整信号的电压电平，进而使各电路的信号可正常地被传送。其中，由于输出缓冲器的电路元件众多，以至于输出缓冲器可能输出电压被调整但波形失真的信号。因此，如何降低输出缓冲器所造成的波形失真，则成为设计输出缓冲器的一个重点。

发明内容

本发明提供一种输出缓冲器，可降低输出数据信号的失真度。

本发明的输出缓冲器，包括一输出级控制单元、一第一控制单元、一第二控制单元、一第一晶体管及一第二晶体管。输出级控制单元接收一输入数据信号以对应地提供一第一设定电压及第二设定电压。第一控制单元接收第一设定电压以提供一第一控制电压，其中第一控制电压的高电压电平的时间延迟小于第一控制电压的低电压电平的时间延迟。第二控制单元接收第二设定电压以提供一第二控制电压，其中第二控制电压的高电压电平的时间延迟大于第二控制电压的低电压电平的时间延迟，并且第一控制电压的低电压电平的时间延迟等于第二控制电压的高电压电平的时间延迟。第一晶体管的一第一端接收一外部电压源，第一晶体管的一控制端接收第一控制电压，第一晶体管的一第二端提供一输出数据信号。第二晶体管的一第一端耦接第一晶体管的第二端，第二晶体管的一控制端接收第二控制电压，第二晶体管的一第二端接收一接地电压。

基于上述，本发明实施例的输出缓冲器，由于第一晶体管的导通时间会受第一控制单元的影响而延后，第二晶体管的导通时间会受第二控制单元的影响而延后。并且，第一控制电压的低电压电平的时间延迟会等于第二控制电压的高电压电平的时间延迟。因此，可降低输出数据信号的波形失真。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1为依据本发明一实施例的输出缓冲器的系统示意图。

图2是依据本发明的一实施例的输出缓冲器的电路示意图。

图3是依据本发明的一实施例的输出缓冲器的驱动波形示意图。

图4是依据本发明的一实施例的电平位移电路的电路示意图。

图5是依据本发明的一实施例的信号调整电路的电路示意图。

附图标记说明：

100：输出缓冲器

110：输出级控制单元

120：第一控制单元

130：第二控制单元

210：第一电平位移电路

220、240：信号调节电路

230：第二电平位移电路

400：电平位移电路

DATA：输入数据信号

DQ：输出数据信号

DT1～DT4：时间延迟

ED1～ED2：下降沿

ER1～ER4：上升沿

GND：接地电压

HIZ：高阻抗信号

M1：第一晶体管

M2：第二晶体管

M3～M8：晶体管

ND1：与非门

NOT：反相器

NOT1：第一反相器

NOT2：第二反相器

NOT3：第三反相器

NOT4：第四反相器

NR1：或非门

TG1：第一传输门

TG2：第二传输门

VCL1：第一控制电压

VCL2：第二控制电压

VDD：外部电压源

VINT：内部电压源

VS1、VS1x：第一设定电压

VS2：第二设定电压

VSI1：第一反相设定电压

VSI2：第二反相设定电压

具体实施方式

图1为依据本发明一实施例的输出缓冲器的系统示意图。请参照图1，在本实施例中，输出缓冲器100包括输出级控制单元110、第一控制单元120、第二控制单元130、第一晶体管M1及第二晶体管M2。其中第一晶体管M1及第二晶体管M2可视为输出缓冲器100的输出级。