[发明专利]一种采样电路及采样方法

权利要求书

1.一种采样电路，其特征在于，包括：采样开关、保持电容和参考电压开关，所述采样开关与信号源相连，以及与所述保持电容的第一电极相连，用于在采样阶段闭合，以使所述保持电容的第一电极跟随所述信号源的变化；

所述参考电压开关的输出端和第一参考电压源相连，输入端与所述保持电容的第一电极相连，用于在保持阶段闭合，以将所述保持电容的第一电极的电压拉至第一参考电压；

所述保持电容用于在所述保持阶段，从所述保持电容的第二电极输出采样电压；

所述采样电路还包括控制装置，所述控制装置的一端与所述参考电压开关的偏置端相连，以及与所述参考电压开关的输入端相连，用于在所述采样阶段根据控制信号使所述参考电压开关的偏置端悬空。

2.如权利要求1所述的采样电路，其特征在于，所述参考电压开关包括第一MOS管，所述第一MOS管的源极为所述参考电压开关的输出端，所述第一MOS管的漏极为所述参考电压开关的输入端，所述第一MOS管的衬底为所述参考电压开关的偏置端。

3.如权利要求2所述的采样电路，其特征在于，所述控制装置包括第二NMOS管，所述第二NMOS管的栅极与控制信号输入端相连，所述第二NMOS管的漏极与所述第一MOS管的漏极相连，以及与所述第一MOS管的衬底相连，所述第二NMOS管的衬底接地，所述第二NMOS管的源极接地；

其中，所述控制信号在所述采样阶段为低电平，在所述保持阶段为高电平。

4.如权利要求2所述的采样电路，其特征在于，所述控制装置包括第二PMOS管，所述第二PMOS管的栅极与控制信号输入端相连，所述第二PMOS管的漏极与所述第一MOS管的漏极相连，以及与所述第一MOS管的衬底相连，所述第二PMOS管的衬底接地，所述第二PMOS管的源极与第二参考电压源相连；

其中，所述控制信号在所述采样阶段为高电平，在所述保持阶段为低电平。

5.如权利要求2所述的采样电路，其特征在于，所述控制装置包括NPN三极管，所述NPN三极管的基极与控制信号输入端相连，所述NPN三极管的集电极与所述第一MOS管的漏极相连，以及与所述第一MOS管的衬底相连，所述NPN三极管的发射极接地；

其中，所述控制信号在所述采样阶段为低电平，在所述保持阶段为高电平。

6.如权利要求2所述的采样电路，其特征在于，所述控制装置包括PNP三极管，所述PNP三极管的基极与控制信号输入端相连，所述PNP三极管的集电极与所述第一MOS管的漏极相连，以及与所述第一MOS管的衬底相连，所述PNP三极管的发射极接地；

其中，所述控制信号在所述采样阶段为高电平，在所述保持阶段为低电平。

7.一种采样方法，其特征在于，用于采样电路，所述采样电路包括采样开关、保持电容和参考电压开关，所述采样开关与信号源相连，以及与所述保持电容的第一电极相连，所述参考电压开关的输出端和第一参考电压源相连，输入端与所述保持电容的第一电极相连；

所述采样方法包括：

在采样阶段，控制所述采样开关闭合，控制所述参考电压开关断开，以使所述保持电容的第一电极电压跟随所述信号源变化；控制所述参考电压开关的偏置端悬空；

在保持阶段，控制所述采样开关断开，控制所述参考电压开关闭合，以将所述保持电容的第一电极的电压拉至第一参考电压；从所述保持电容的第二电极输出采样电压。

8.如权利要求7所述的方法，其特征在于，所述参考电压开关包括第一MOS管，所述第一MOS管的源极为所述参考电压开关的输出端，所述第一MOS管的漏极为所述参考电压开关的输入端，所述第一MOS管的衬底为所述参考电压开关的偏置端。

9.如权利要求8所述的方法，其特征在于，所述控制参考电压开关的偏置端悬空，包括：

根据控制信号，控制第二NMOS管使所述参考电压开关的衬底悬空；

其中，所述第二NMOS管的栅极与控制信号输入端相连，所述第二NMOS管的漏极与所述第一MOS管的漏极相连，以及与所述第一MOS管的衬底相连，所述第二NMOS管的衬底接地，所述第二NMOS管的源极接地；

所述控制信号在所述采样阶段为低电平，在所述保持阶段为高电平。