[发明专利]一种光学电子式互感器分离单元一体化延时测试系统

说明书

技术领域

本发明涉及一种光学电子式互感器分离单元一体化延时测试系统，属于电力测量技术领域。

背景技术

光学电子式互感器随着加工工艺的不断完善，已经逐渐在电子式互感器应用领域占有一席之地，但由于光学电子式互感器一般都是采用磁光原理或电光原理，所以其传感测量单元基本都是用测量光步长的方式来获得电流电压值。采集器与传感头之间的光纤回路中传递是包含电流电压的模拟量信号，这个信号延时就与现场的光纤长度以及入射角度有关。一般这个延时在采集器内修补后通过额定延时的方式将信息送至合并单元由合并单元同步时进行统一修补。而目前由于光学电子式互感器传感头、采集器一般与合并单元的生产厂家处于分离状态，即使是同一个厂家的产品也由于专业的不同而由不同部门提供。与电学电子式互感器不同之处在于光学电子式互感器采集器与合并单元内部都可以对电子式互感器的延时进行修补，这给现场运行维护人员带来的很大的麻烦。

光学电子式互感器本体与合并单元之间一般采用私有FT3协议，这个协议传输数据一般包含有延时参数，合并单元在读取这个时间参数以后进行插值再根据自身消耗的时间填补上新的额定延时时间。后端设备根据合并单元所填写的时间参数来进行同步。

目前光学电子式互感器现场测试经常时是将电子式互感器本体与合并单元作为一个整体来进行测试，这个测试过程一旦出现时间误差时很难定位其绝对延时是由于合并单元还是由于光学互感器本身的物理延时所造成的误差。这时基于时间的修正比较难以定位容易出现修补误差。

发明内容

本发明提供了一种光学电子式互感器分离单元一体化延时测试系统，解决了在光学电子式互感器测试过程中基于时间的修正难以定位，容易出现修补误差的问题。

为了解决上述技术问题，本发明所采用的技术方案是：

一种光学电子式互感器分离单元一体化延时测试系统，包括依次连接的标准互感器、I/U变换器、A/D采集电路、CPU、上位机，所述CPU还连接有基于FPGA的数字量采集模块，所述基于FPGA的数字量采集模块的窜行数据接口外接采集器，以太网数据接口外接合并单元；所述标准互感器设置在套有光纤环的导线上，作为标准信号源；所述A/D采集电路以标准信号为基准实现模拟量数据采集，并将模拟量数据发送给内含恒温晶振的CPU；所述基于FPGA的数字量采集模块用以采集采集器输出的串行数据以及合并单元输出的以太网数据，并将串行数据和以太网数据发送给内含恒温晶振的CPU；所述CPU接收模拟量数据、串行数据和以太网数据，并计算出各自的基波相位角，利用基波相位角之间的关系计算出模拟量与光学电子式互感器本体之间的延时、模拟量与合并单元之间的延时，并根据采集器与合并单元标定的额定延时值分别计算出t1、t2和t3，其中t1为光学电子式互感器物理延时，t2为采集器处理延时，t3为合并单元处理延时；所述上位机用以实现与CPU之间的数据交互。

所述基于FPGA的数字量采集模块与合并单元之间还设有用以时间消抖的DPLL，所述DPLL包括依次连接的鉴相器、LPF和压控振荡器，所述压控振荡器的反馈输出端与鉴相器的反馈输入端连接。

所述DPLL与合并单元之间还设第一光接收器。

所述基于FPGA的数字量采集模块通过分光器与采集器的输出端连接。

所述基于FPGA的数字量采集模块与分光器之间还设有第二光接收器。

所述CPU为内置恒温晶振的CPU，内置的恒温晶振用以对模拟量的采集、串行数据采集和以太网数据采集打上统一的时间基准；所述恒温晶振的精度为0.001PPM。

所述A/D采集电路采用24位A/D转换芯片。

所述上位机为计算机。