[发明专利]SRAM存储单元及存储阵列

权利要求书

1.一种SRAM存储单元，其特征在于，包括：

第一双栅PMOS晶体管、第二双栅PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一传输晶体管以及第二传输晶体管；其中，

所述第一双栅PMOS晶体管的第一栅极、第一NMOS晶体管的栅极、第二双栅PMOS晶体管的漏极、第二NMOS晶体管的漏极及第二传输晶体管的一极连接以形成第一存储节点，所述第二传输晶体管的另一极连接至第一位线；

所述第二双栅PMOS晶体管的第一栅极、第二NMOS晶体管的栅极、第一双栅PMOS晶体管的漏极、第一NMOS晶体管的漏极及第一传输晶体管的一极连接以形成第二存储节点，所述第一传输晶体管的另一极连接至第二位线；

所述第一传输晶体管以及第二传输晶体管的控制极连接至字线，所述第一双栅PMOS晶体管的源极及第二双栅PMOS晶体管的源极连接至第一电压，所述第一NMOS晶体管的源极及第二NMOS晶体管的源极连接至第二电压；

所述SRAM存储单元还包括：补偿单元；所述补偿单元具有第一补偿节点及第二补偿节点，所述第一双栅PMOS晶体管的第二栅极连接至所述第一补偿节点，所述第二双栅PMOS晶体管的第二栅极连接至所述第二补偿节点，所述补偿单元适于在所述第一存储节点及第二存储节点的电压突变时维持所述第一补偿节点及第二补偿节点的电平值；

所述补偿单元包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管及第四PMOS晶体管；其中，

所述第一PMOS晶体管的栅极、第三PMOS晶体管的漏极及第四PMOS晶体管的源极连接以形成所述第二补偿节点，所述第四PMOS晶体管的漏极连接至所述字线，所述第四PMOS晶体管的栅极连接至所述第二存储节点；

所述第三PMOS晶体管的栅极、第一PMOS晶体管的漏极及第二PMOS晶体管的源极连接以形成所述第一补偿节点，所述第二PMOS晶体管的漏极连接至所述字线，所述第二PMOS晶体管的栅极连接至所述第一存储节点；

所述第一PMOS晶体管的源极及第三PMOS晶体管的源极连接至所述第一电压。

2.如权利要求1所述的SRAM存储单元，其特征在于，所述第一电压为电源电压，所述第二电压为对地电压。

3.如权利要求1所述的SRAM存储单元，其特征在于，所述第一传输晶体管为第三NMOS晶体管，所述第二传输晶体管为第四NMOS晶体管；

所述第三NMOS晶体管连接第二存储节点的一端为源极，连接第一位线的一端为漏极；所述第四NMOS晶体管连接第一存储节点的一端为源极，连接第二位线的一端为漏极。

4.如权利要求1所述的SRAM存储单元，其特征在于，所述第一传输晶体管为第五PMOS晶体管，所述第二传输晶体管为第六PMOS晶体管；

所述第五PMOS晶体管连接第二存储节点的一端为漏极，连接第一位线的一端为源极；所述第六PMOS晶体管连接第一存储节点的一端为漏极，连接第二位线的一端为源极。

5.如权利要求1所述的SRAM存储单元，其特征在于，所述第一PMOS晶体管与第三PMOS晶体管的结构相同，所述第二PMOS晶体管与第四PMOS晶体管的结构相同，所述第一PMOS晶体管/第三PMOS晶体管的晶体管尺寸大于第二PMOS晶体管/第四PMOS晶体管的晶体管尺寸。

6.如权利要求1所述的SRAM存储单元，其特征在于，所述第一双栅PMOS晶体管与第二双栅PMOS晶体管的结构相同，所述第一NMOS晶体管与第二NMOS晶体管的结构相同，所述第一传输晶体管与第二传输晶体管的结构相同。

7.如权利要求1或6所述的SRAM存储单元，其特征在于，所述第一双栅PMOS晶体管/第二双栅PMOS晶体管的晶体管尺寸大于第一NMOS晶体管/第二NMOS晶体管的晶体管尺寸。

8.如权利要求1或6所述的SRAM存储单元，其特征在于，所述第一双栅PMOS晶体管/第二双栅PMOS晶体管的晶体管尺寸与第一NMOS晶体管/第二NMOS晶体管的晶体管尺寸相同。

9.如权利要求1所述的SRAM存储单元，其特征在于，所述第一位线和第二位线互为互补位线。