[发明专利]智能变电站运行信息的处理系统及处理方法

说明书

技术领域

本发明涉及电力设备技术领域，尤其涉及一种智能变电站运行信息的处理系统及处理方法。

背景技术

传统变电站自动化系统的联调和运行中，常发生后台监控、无人值班集控站和调度自动化主站系统遥信或事件不完整、遥控不成功、测量跃变等情况。当这些情况发生在远方或本地自动闭环控制的无功电压自动控制(AVQC)、自动发电控制(AGC)等系统时，其严重性就更为突出。实践表明，这些情况大都是由于通信故障引起的，然而由于缺乏有效技术手段，无法重现问题发生时的通信过程，因此往往很难对问题进行判断、定位和处理。

而且，随着智能变电站的发展，通信技术越来越成为变电站自动化的关键，例如基于IEC61850标准的变电站自动化系统。其中，IEC61850标准是基于通用网络通信平台的变电站自动化系统的国际标准，该标准下的变电站自动化系统中，模拟量采集信号、监控系统的联闭锁、继电保护及自动装置的跳合闸等功能均采用网络通信方式实现，传统的二次回路由直观电缆连线完全转换为网络通信过程，各种信号的连接和传递由传统的硬接线方式改为通讯方式实现。特别是随着应用电子式电流、电压互感器以及智能断路器产品的智能化变电站的出现，变电站自动化系统的设计、安装、调试和运行维护将产生深刻的变革，系统运行完全依赖于通信。此时，传统的故障排查手段更是无法满足要求，通信过程错误难以再现。

现有技术对于捕获的网络报文处理效率低下，导致故障信息不能及时传输，容易影响对变电站运行故障及时有效的分析定位。

发明内容

本发明为解决上述技术问题提供一种智能变电站运行信息的处理系统及处理方法，其对于捕获的网络报文处理效率较高，有利于故障信息的及时传输，进而有助于对变电站运行故障及时有效的分析定位。

为解决上述技术问题，本发明提供一种变电站运行信息的处理系统，包括：内置有内存的FPGA芯片，用于捕获网络报文并保存在所述FPGA芯片的内存中；至少一个内置有内存的第一DSP芯片，用于数据拆分、录波计算以及故障测距并生成启动数据并保存在所述第一DSP芯片的内存中；以及第一、第二两个RAM，所述第一RAM通过HPI分别与所述FPGA芯片和所述第一DSP芯片电连接，用于在所述FPGA芯片控制下从所述FPGA芯片的内存中读取数据以供所述第一DSP芯片处理；所述第二RAM通过SPI分别与所述FPGA芯片和所述第一DSP芯片电连接，用于缓存所述第一DSP内存中的所述启动数据以供所述FPGA芯片的内存读取。

进一步地，所述处理系统包括第二DSP芯片，所述第二DSP芯片内置有内存，所述第二DSP芯片用于数据拆分、录波计算以及故障测距并生成启动数据并保存在所述第一DSP芯片的内存中；其中，所述第一RAM通过HPI分别与所述FPGA芯片和所述第二DSP芯片电连接，用于在所述FPGA芯片控制下从所述FPGA芯片的内存中读取数据以供所述第二DSP芯片处理；所述第二RAM通过SPI分别与所述FPGA芯片和所述第二DSP芯片电连接，用于缓存所述第二DSP芯片的内存中的所述启动数据以供所述FPGA芯片的内存读取。

进一步地，通过所述FPGA芯片配置所述第一DSP芯片专用于数据拆分和录波计算，并通过所述FPGA芯片配置所述第二DSP芯片专用于数据拆分和故障测距。

进一步地，所述FPGA芯片还用于在所述网络报文从所述FPGA的内存发送至所述第一DSP芯片和所述第二DSP芯片之前对所述网络报文进行预处理，其中，包括为获取到的所述网络报文添加时标及质量位。

为解决上述技术问题，本发明还提供一种变电站运行信息的处理方法，包括如下步骤：FPGA芯片捕获网络报文并保存，同时将所述网络报文发送至第一RAM；第一DSP芯片从所述第一RAM中获取所述网络报文并进行数据拆分、录波计算以及故障测距生成启动数据，然后将所述启动数据发送至第二RAM；所述FPGA芯片从所述第二RAM获取所述启动数据并保存。

进一步地，在所述第一DSP芯片从所述第一RAM中获取所述网络报文并进行数据拆分、录波计算以及故障测距生成启动数据，然后将所述启动数据发送至第二RAM的步骤中，还包括：第二DSP芯片从所述第一RAM中获取所述网络报文并进行数据拆分、录波计算以及故障测距生成启动数据，然后将所述启动数据发送至第二RAM。