[发明专利]一种缓存测试方法及装置

权利要求书

1.一种缓存测试方法，应用于多核CPU，其特征在于，包括：

将所述多核CPU设置为一个监控CPU和至少一个执行CPU，所述监控CPU实时检测所述执行CPU的状态寄存器的值，并根据所述执行CPU的状态寄存器的值，确定待测缓存是否测试成功；

所述至少一个执行CPU获取第一地址，所述第一地址为与待测缓存的大小相同的内存块的逻辑首地址，所述待测缓存包括n个缓存块，其中，n≥1；

所述至少一个执行CPU根据所述第一地址和所述待测缓存中的第m个缓存块的物理地址信息，确定所述第m个缓存块的逻辑测试地址，其中，1≤m≤n；

所述至少一个执行CPU根据所述第m个缓存块的逻辑测试地址，测试所述第m个缓存块，具体包括：

根据所述第m个缓存块的逻辑测试地址，读取所述第m个缓存块的数据位和所述第m个缓存块的状态位，所述状态位用于指示自旋锁的状态；

写入测试数据至所述第m个缓存块的数据位。

2.根据权利要求1所述的缓存测试方法，其特征在于，当读取所述第m个缓存块的数据位和所述第m个缓存块的状态位中的任意一个失败，或写入测试数据至所述第m个缓存块的数据位失败时，所述方法还包括：

修改状态寄存器的值，所述状态寄存器用于指示所述待测缓存是否测试成功。

3.根据权利要求1所述的缓存测试方法，其特征在于，所述写入测试数据至所述第m个缓存块的数据位之后，所述方法还包括：

根据所述第m个缓存块的状态位，判断所述自旋锁是否为空闲状态。

4.根据权利要求3所述的缓存测试方法，其特征在于，若所述自旋锁不为空闲状态，则所述方法还包括：

确定第m+1个缓存块的逻辑测试地址；

根据所述第m+1个缓存块的逻辑测试地址，测试所述第m+1个缓存块。

5.根据权利要求3所述的缓存测试方法，其特征在于，若所述自旋锁为空闲状态，则所述方法还包括：

获取所述自旋锁；

修改所述第m个缓存块的状态位；

写入测试数据至所述第m个缓存块的数据位，并释放所述自旋锁；

确定第m+1个缓存块的逻辑测试地址；

根据所述第m+1个缓存块的逻辑测试地址，测试所述第m+1个缓存块。

6.根据权利要求1所述的缓存测试方法，其特征在于，所述第m个缓存块的物理地址信息包括所述第m个缓存块的组数序号和所述第m个缓存块的路数序号，

其中，根据所述第一地址和所述待测缓存中的第m个缓存块的物理地址信息，确定所述第m个缓存块的逻辑测试地址，具体包括：

根据所述第一地址、所述第m个缓存块的组数序号和所述第m个缓存块的路数序号，确定所述第m个缓存块的逻辑测试地址。

7.根据权利要求6所述的缓存测试方法，其特征在于，所述根据所述第一地址、所述第m个缓存块的组数序号和所述第m个缓存块的路数序号，确定所述第m个缓存块的逻辑测试地址，具体包括：

根据所述第一地址和所述第m个缓存块的组数序号，确定所述第m个缓存块的组数地址；

根据所述第m个缓存块的组数地址和所述第m个缓存块的路数序号，确定所述第m个缓存块的逻辑测试地址。

8.根据权利要求6或7所述的缓存测试方法，其特征在于，所述根据所述第一地址、所述第m个缓存块的组数序号和所述第m个缓存块的路数序号，确定所述第m个缓存块的逻辑测试地址，具体包括：

将所述第m个缓存块的组数序号左移第一预设值，得到第一结果，所述第一预设值为所述第m个缓存块的组数在所述待测缓存的地址结构中的起始比特位；

将所述第m个缓存块的路数序号左移第二预设值，得到第二结果，所述第二预设值为所述第m个缓存块的路数在所述待测缓存的地址结构中的起始比特位；

对所述第一结果和所述第一地址进行或运算，得到所述第m个缓存块的组数地址；

对所述第二结果和所述第m个缓存块的组数地址进行或运算，得到所述第m个缓存块的逻辑测试地址。