[发明专利]像素电路、显示基板和显示装置

权利要求书

1.一种像素电路，该像素电路包括控制部和发光二极管，所述控制部包括驱动薄膜晶体管、高电平输入端、低电平输入端、参考端、至少一个电容和多个开关薄膜晶体管，所述发光二极管的阴极与所述低电平输入端相连，所述驱动薄膜晶体管串接在所述发光二极管和所述高电平输入端之间，且所述驱动薄膜晶体管的栅极、一个所述电容、一个所述开关薄膜晶体管与所述参考端串接，其特征在于，所述参考端与所述低电平输入端相连，以在所述像素电路的复位阶段对与所述驱动薄膜晶体管的栅极串接的所述电容进行放电。

2.根据权利要求1所述的像素电路，其特征在于，所述多个开关薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和第五薄膜晶体管，至少一个所述电容包括第一电容和第二电容；

所述第一薄膜晶体管串接在所述驱动薄膜晶体管的栅极和所述驱动薄膜晶体管的漏极之间，所述第一薄膜晶体管的栅极与第二控制信号端相连；

所述第三薄膜晶体管串接在所述驱动薄膜晶体管的漏极和所述发光二极管的阳极之间，所述第三薄膜晶体管的栅极与第一控制信号端相连；

所述第五薄膜晶体管串接在所述参考端和所述第二电容的一端之间，所述第五薄膜晶体管的栅极与所述第二控制信号端相连；

所述第二薄膜晶体管和所述第四薄膜晶体管串接在所述高电平输入端和数据信号输入端之间，所述第二薄膜晶体管的栅极与所述第一控制信号端相连，所述第四薄膜晶体管的栅极与所述第二控制信号端相连；

所述第一电容的一端连接在所述第二薄膜晶体管和所述第四薄膜晶体管之间，所述第一电容的另一端与所述第二电容的一端相连，所述第二电容的另一端与所述驱动薄膜晶体管的栅极相连。

3.根据权利要求2所述的像素电路，其特征在于，在所述像素电路的像素复位阶段，所述第一控制信号端输出的第一控制信号和所述第二控制信号端输出的第二控制信号为低电平；

在所述像素电路的数据写入阶段，所述第一控制信号为高电平，所述第二控制信号为低电平；

在所述像素电路的发光阶段，所述第一控制信号为低电平，所述第二控制信号为高电平。

4.一种显示基板，该显示基板包括像素电路，其特征在于，所述像素电路为权利要求1至3中任意一项所述的像素电路。

5.一种显示装置，该显示装置包括显示基板，其特征在于，所述显示基板为权利要求4所述的显示基板。