[发明专利]输入位宽可伸缩的编码/编解码存储系统

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种输入位宽可伸缩的编码/编解码存储系统。

背景技术

存储器是电子系统的重要组成部分，其核心是存储单元阵列，用于存储数据或指令。随着半导体存储器的用途越来越广泛，其内部数据编码的应用需求也日趋多样化。例如，为了提高可靠性和成品率产生了容错编解码需求，而多媒体数据存储产生了压缩编解码的需求等。

存储器的编解码定义如下：存储器的编码是一种将输入的原始数据经过编码处理后再写入存储阵列的机制。存储器的解码是一种将存储阵列中的数据经过解码后输出的机制。在《Journal of Network and Computer Applications》2010年发表的文章“A survey of memory error correcting techniques for improved reliability”中提到目前存储器采用的最常用的编解码为线性分组码。线性分组码在编码前后的数据具有一一对应的线性关系。

存储器的编解码技术研究在国内外都十分活跃。国外对于常见的编解码方案如奇偶校验码、汉明码等码制的理论基础和实现方式都展开了深入的研究。目前国内也对于存储器的编解码技术进行了研究。

图1为现有技术编解码存储系统的结构示意图。对于图1所示的编解码存储系统，其编码模块和解码模块都由逻辑电路或时序电路组成，其待编码的数据全部来自外部输入，无法实现一部分待编码数据来自外部输入，一部分待编码数据来自存储阵列的位宽可伸缩编码形式。

参考文献1(专利号：200910087520.X)提出了一种基于汉明码对静态随机存储器多位翻转进行容错的方法。在该方法中，其编解码要求输入的位宽固定，输出纠错后的码位和错误标示位，其中并没有在通用嵌入式存储器的外围进行改造，而是改变了通用存储器内部的结构，在存储器上实现了错误纠错码(Error Correction Code，简称ECC)。参考文件2(专利号201110274888.4)提出了一种另一中国专利基于汉明码对静态随机存储器多位翻转进行容错的方法，其中的编解码存储系统包括了输入编码模块、存储阵列模块和输出解码模块，其编解码同样要求输入的位宽固定，输出纠错后的码位和错误标示位，其中的SRAM与通用的嵌入式存储器一致。

然而，在实现本发明的过程中，申请人发现现有技术编解码存储系统具有如下技术缺陷：

(1)对于同一存储器，要求编码的位宽是固定的，即必须得到存储阵列单位编码字节的所有数据，才可以进行编码得出校验位，完成编码后数据的存储，即外部数据提供的写入数据不足存储器要求的位宽位时，则无法实现编码，无法进行正确写入阵列的操作；

(2)以上所列的现有的存储器编解码的硬件实现中，其编码电路对于输入的建立时间有较大的影响，造成了电路时序关系的恶化。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种编码/编解码存储系统，以实现在外部提供的需写入数据的位宽不足存储器要求的位宽时，同样能够正确的编码和存储。

(二)技术方案

根据本发明的一个方面，提供了一种输入位宽可伸缩的编码存储系统。该编码存储系统包括：读写控制电路、存储器、编码电路105、数据缓存器108、级联的一级地址缓存器120和二级地址缓存器109、级联的一级写使能缓存器122和二级写使能缓存器110和控制电路111。其中：

读写控制电路用于将外部输入待编码数据和外部输入写使能数据传输至双端口存储器，其中，当n<m时，该读写控制电路将n位的外部输入待编码数据信号增加若干位从而转换为m位的数据信号[m-1:0]，并将其在第一端口输出；将n位的外部写使能信号转换为m位的写使能信号[m-1:0]，并将其在第二端口输出，其中，m为最大编码位宽，n为实际输入的待编码数据位宽；