[发明专利]一种FPGA多功能项动态加载系统及其方法

说明书

技术领域

本发明涉及一种FPGA多功能项动态加载系统及其方法，特别是涉及一种适用于雷达以及通信等领域嵌入式硬件处理平台的FPGA多功能项动态加载系统及其方法。

背景技术

与半定制专用集成电路（ASIC）相比，随着技术的进步，现场可编程门阵列（FPGA）的集成度、复杂度和面积优势使其日益成为一种颇具吸引力的高性价比ASIC替代方案，其具有高速性和灵活性使得在雷达、通信以及综合航电系统中广泛应用。目前以FPGA和DSP为架构的嵌入式硬件处理平台在雷达以及通信等领域得到广泛应用，但在多任务系统中，这种架构的硬件就不能满足其需求，需要大量的硬件提供保障，因此出现了FPGA动态加载技术。

目前动态加载技术主流应用的FPGA加载方式是采用外挂并行FLASH存储器或者同步串行接口等进行动态加载。无论是哪种方式，在较大规模的使用环境下都无法提供很好的下载速度，满足不了灵活多样的应用需求。

现有的一些方案中还有如下一些缺点：

一．已有方案中，FPGA不仅要完成功能项工作还要具备升级程序时对更新的映像文件进行校验，并且对校验结果进行处理，这就耗费了本就紧张的FPGA逻辑资源，在大型工程中，FPGA资源就不够，从而影响功能项的正常运行。

二．已有方案中，只有一个FLASH，容错能力不够，如果FLASH出问题，整个系统无法正常工作。

三．已有方案中，使用一个接口连接上位机，如果接口出问题，整个系统无法正常更新升级及动态加载。

发明内容

本发明要解决的技术问题是提供一种解决在不同环境、不同需求下的多功能项高速、灵活地动态加载以及升级更新问题的FPGA多功能项动态加载系统及其方法。

本发明采用的技术方案如下：一种FPGA多功能项动态加载系统，其特征在于，包括依次相连的主控模块、FPGA模块、CPLD模块和DSP模块；所述DSP模块又分别与FLASH模块和DDR模块相连。

作为优选，还包括与FPGA模块相连的EEROM模块。

作为优选，所述FPGA模块通过两路串行接口与CPLD模块相连。

作为优选，所述两路串行接口为RapidIO接口。 

一种FPGA多功能项动态加载方法，具体方法步骤为：步骤一、系统上电，FPGA加载EEPROM内的通用程序；步骤二、主控模块根据需求向FPGA发送动态加载控制字；步骤三、FPGA收到控制字发送给DSP解析；步骤四、DSP解析后判断控制字是否为动态加载字，否则返回步骤二，是则进入下一步；步骤五、DSP根据控制字的值判断需要加载的功能项类型是否属于预设类型，否则不执行任何操作，是则根据需要加载的功能项类型加载FLASH内相应的bin文件到FPGA，实现功能重构。

作为优选，所述步骤三中，FPGA收到控制字不做判断直接发送给DSP解析。

作为优选，所述步骤还包括，执行完步骤一之后，A、主控模块根据需要向FPGA发送程序更新控制字；B、FPGA收到控制字发送给DSP解析；C、DSP解析后判断控制字是否为程序更新字，否则返回步骤A，是则进入下一步；D、DSP根据控制字的值判断需要更新的功能项程序类型是否属于预设程序类型，否则不执行任何操作，是则执行下一步；E、DSP把需要更新的程序存储在FLASH相应的地址内并覆盖以前的老版本程序。

作为优选，所述步骤B中，FPGA收到控制字不做处理直接发送给DSP解析。

与现有技术相比，本发明的有益效果是：可以在不同环境、不同需求下进行多功能项高速、灵活地动态加载以及升级更新。

附图说明

图1为本发明其中一实施例的系统原理示意图。

图2为图1所示实施例中不需更新程序的情况下的流程示意图。

图3为图1所示实施例中需要更新程序的情况下的流程示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

一种FPGA多功能项动态加载系统，包括依次相连的主控模块、FPGA模块、CPLD模块和DSP模块；所述DSP模块又分别与FLASH模块和DDR模块相连。