[发明专利]半导体器件的测试方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的测试方法。

背景技术

随着半导体制造技术的持续发展，使得半导体器件具有较细微的图案和较高的集成度（integration）。在半导体器件内的各种图案之间，通常使用金属互连结构（包括金属插塞和金属互连线）以提供电路装置或内连接层之间的电接触。

下面以铝插塞的形成方法为例进行说明。

参考图1所示，提供半导体衬底10，并在所述半导体衬底10上形成铝金属层20。

参考图2所示，对所述铝金属层20进行刻蚀，形成多个铝插塞30，相邻铝插塞30之间存在通孔40。

参考图3所示，在所述半导体衬底10上的铝插塞30之间形成介电层50，介电层50可以填满图2中的所述通孔40。

但是，参考图4所示，随着图2中铝插塞30之间的通孔40的深宽比越来越大，在通孔40中形成介电层50时，很容易在介电层50中形成空气间隙60，从而介电层50无法填满通孔40。

针对图3和图4所示的两种不同的介电层50的填充（gap fill）情况，需要对介电层50中是否存在空气间隙60进行检测。

现有技术中都是采用FA（failure analysis，失效分析）的物理方法检测上述介电层50的填充情况，具体地：当硅片上的半导体器件制作完成之后，将硅片切割开，然后采用SEM（扫描式电子显微镜）进行观测，从而目测确定介电层50中是否存在空气间隙60。

但是上述FA方法存在以下缺点：检测成本高，检测效率低；仅能对很少一部分的硅片进行检测，从而抽样检测率低，导致整体检测准确率低；经检测合格的产品由于已遭破坏，从而无法使用，进一步提高了成本。

因此，如何简单有效地检测金属图案之间的介电层中是否存在空气间隙就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种半导体器件的测试方法，可以以低成本、高效率、无破坏性地对所有的半导体器件进行介电层中空气间隙的准确检测。

为解决上述问题，本发明提供一种半导体器件的测试方法，包括：

提供半导体器件，所述半导体器件包括：半导体衬底；位于所述半导体衬底上的金属图案，所述金属图案包括第一电极和第二电极；位于所述半导体衬底上所述第一电极和所述第二电极之间的介电层；

提供所述第一电极和所述第二电极之间的电容标准值，并检测所述第一电极和所述第二电极之间的电容真实值；

当所述电容真实值与所述电容标准值的差值的绝对值与所述电容标准值之间的比值大于阈值时，判断所述介电层中存在空气间隙。

可选的，所述金属图案的材料包括铝或钨。

可选的，所述介电层的材料为低k材料或超低k材料。

可选的，所述金属图案为梳状电容结构。

可选的，所述半导体器件的测试方法还包括：对所述半导体器件进行晶片允收测试，所述晶片允收测试包括金属线间绝缘性测试，所述金属线间绝缘性测试采用的测试结构与所述金属图案为同一结构。

可选的，所述介电层采用高密度等离子体化学气相沉积方法形成。

可选的，所述阈值大于或等于10%。

可选的，所述电容标准值通过计算的方式获取。

可选的，所述电容标准值通过测量的方式获取。

可选的，当判断所述介电层中存在空气间隙之后，所述半导体器件的测试方法还包括：采用失效分析的方法对所述半导体器件进行检测。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体器件的测试方法中，为了测试金属图案之间的介电层之间是否存在空气间隙，可以在半导体衬底上形成包括第一电极和第二电极的金属图案，当介电层的材料和尺寸等因素确定且介电层中不存在空气间隙时，可以获取所述第一电极和所述第二电极之间的电容标准值，而当介电层中存在空气间隙时，所述第一电极和所述第二电极之间的电容真实值必然会发生变化，且空气间隙越大，电容变化越大，从而当所述电容真实值与所述电容标准值的差值的绝对值与所述电容标准值之间的比值大于阈值时，就可以得知所述介电层中存在空气间隙。上述电学的测试方法检测成本比较低，但检测效率很高；可以对所有的半导体器件进行检测，从而提高了整体检测的准确率；无需破坏半导体器件，从而不影响半导体器件的后续正常使用，进一步降低了测试成本。