[发明专利]电压调节器

说明书

技术领域

本发明涉及电压调节器的下冲改善。

背景技术

图3示出以往的电压调节器的电路图。以往的电压调节器由误差放大器110、PMOS晶体管120、201、204、NMOS晶体管202、203、205、电阻231、232、233、234、比较器210、反相器211、偏置电压生成电路212、电源端子100、接地端子101、基准电压端子102以及输出端子103构成。

通过误差放大器110对PMOS晶体管120的栅极进行控制，从输出端子103输出输出电压Vout。输出电压Vout是对用基准电压端子102的电压除以电阻231和电阻232的合计电阻值之后的值乘以电阻232的电阻值而得到的值。当产生下冲时，比较器210对在分压电压Vfb上加上偏置电压生成电路212的电压Vo后的电压与基准电压VREF进行比较，当在分压电压Vfb上加上偏置电压Vo后的电压比基准电压Vref低时，输出高电平。并且，使NMOS晶体管203导通。当输出电流IOUT小于过电流IL时NMOS晶体管202导通，下拉PMOS晶体管120的栅极电压而以输出电压Vout变高的方式进行控制。由此，下冲得到了改善，电压调节器的下冲特性变得良好。（例如，参照专利文献1）。

专利文献1：日本特开2010-152451号公报

然而，在以往的电压调节器中存在如下问题：从下冲产生且使PMOS晶体管120全导通的状态到控制成输出规定的输出电压Vout为止耗费时间。另外，还存在如下问题：在从下冲产生且使PMOS晶体管全导通的状态到控制成规定的输出电压Vout的期间，输出电流过量，从而输出电压Vout上升。

发明内容

本发明是鉴于上述问题而完成的，提供如下的电压调节器：其能够防止在输出电压Vout中产生了下冲后对输出电压Vout的控制比较耗费时间的情况，并且防止由于输出电流过量而导致输出电压Vout上升的情况。

为了解决以往的问题，本发明的电压调节器如下构成。

一种电压调节器，其具有误差放大器和输出晶体管，该电压调节器的特征在于，具有下冲检测电路，该下冲检测电路对以电压调节器的输出电压为基础的电压进行检测，输出与输出电压的下冲量对应的电流，该电压调节器根据该电流使流过输出晶体管的电流增加。

根据本发明的电压调节器，在输出电压中产生了下冲之后，能够快速地将输出电压控制成规定的电压。

附图说明

图1是本实施方式的电压调节器的框图。

图2是本实施方式的电压调节器的电路图。

图3是以往的电压调节器的电路图。

图4是示出本实施方式的电压调节器的另一例子的电路图。

标号说明

100电源端子

101接地端子

102基准电压端子

103输出端子

110误差放大器

130下冲检测电路

135I-V转换电路

具体实施方式

下面，参照附图对本实施方式进行说明。

【实施例】

图1是本实施方式的电压调节器的框图。本实施方式的电压调节器由误差放大器110、PMOS晶体管120、电阻131、132、133、下冲检测电路130、I-V转换电路135、电源端子100、接地端子101、基准电压端子102以及输出端子103构成。PMOS晶体管120作为输出晶体管而工作。图2是本实施方式的电压调节器的电路图。下冲检测电路130由NMOS晶体管113、114构成。I-V转换电路135由PMOS晶体管111和NMOS晶体管112构成。