[发明专利]电压调节器

说明书

技术领域

本发明涉及电压调节器的过冲改善。

背景技术

图3示出以往的电压调节器的电路图。以往的电压调节器由误差放大器110、PMOS晶体管120、201、NMOS晶体管202、电阻211、212、213、214、电容231、232、电源端子100、接地端子101、基准电压端子102以及输出端子103构成。

通过误差放大器110对PMOS晶体管120的栅极进行控制，从输出端子103输出输出电压Vout。输出电压Vout是对用基准电压端子102的电压除以电阻212与电阻213的合计电阻值之后的值乘以电阻211、电阻212以及电阻213的合计电阻值而得到的值。为了减小输出电压Vout的过冲，设置了PMOS晶体管201、NMOS晶体管202以及电阻214。在产生过冲时，NMOS晶体管202导通，在电阻214中流过电流。并且，在电阻214上产生电压且PMOS晶体管201导通。当PMOS晶体管201导通时，PMOS晶体管120的栅极被前置放大为电源电压而截止，能够防止过冲的上升（例如，参考专利文献1）。

专利文献1：日本特开第2005-92693号公报

然而，在以往的电压调节器中存在如下问题：从过冲产生且使PMOS晶体管120截止的状态到控制成输出规定的输出电压为止耗费时间。另外，还存在如下问题：在从过冲产生且使PMOS晶体管截止的状态到控制成规定的输出电压的期间，输出电流不足，从而输出电压降低。

发明内容

本发明是鉴于上述问题而完成的，提供如下的电压调节器：其能够防止在输出电压中产生了过冲之后对输出电压的控制比较耗费时间的情况，并且防止由于输出电流不足而导致输出电压降低的情况。

为了解决以往的问题，本发明的电压调节器如下构成。

一种电压调节器，其具有误差放大器和输出晶体管，该电压调节器具有过冲检测电路，该过冲检测电路对以所述电压调节器的输出电压为基础的电压进行检测，输出与所述输出电压的过冲量对应的电流，所述电压调节器根据所述电流使流过所述输出晶体管的电流减少。

通过本发明的电压调节器，在输出电压中产生了过冲之后，能够快速地将输出电压控制成规定的电压。

附图说明

图1是本实施方式的电压调节器的框图。

图2是本实施方式的电压调节器的电路图。

图3是以往的电压调节器的电路图。

图4是示出本实施方式的电压调节器的另一例子的电路图。

标号说明：

110 误差放大器

130 过冲检测电路

135 I-V转换电路

具体实施方式

下面，参照附图对本实施方式进行说明。

【实施例】

图1是本实施方式的电压调节器的框图。本实施方式的电压调节器由误差放大器110、PMOS晶体管120、电阻131、132、133、过冲检测电路130、I-V转换电路135、电源端子100、接地端子101、基准电压端子102以及输出端子103构成。PMOS晶体管120作为输出晶体管而工作。图2是本实施方式的电压调节器的电路图。过冲检测电路130由PMOS晶体管115、116、NMOS晶体管117构成。I-V转换电路135由PMOS晶体管111和NMOS晶体管112构成。

接着，对本实施方式的电压调节器的连接进行说明。关于误差放大器110，其同相输入端子与基准电压端子102连接，反向输入端子连接在电阻131与电阻132的连接点处，该误差放大器110的输出端子与NMOS晶体管112的栅极连接。电阻131的另一个端子与输出端子103和PMOS晶体管120的漏极连接。关于NMOS晶体管112，其漏极与PMOS晶体管111的栅极和漏极连接，源极与接地端子101连接。PMOS晶体管111的源极与电源端子100连接。关于PMOS晶体管120，其栅极与PMOS晶体管111的栅极连接，源极与电源端子100连接。关于PMOS晶体管115，其栅极与PMOS晶体管116的栅极和漏极连接，漏极与PMOS晶体管111的栅极连接，源极与电源端子100连接。PMOS晶体管116的源极与电源端子100连接。关于NMOS晶体管117，其栅极连接在电阻132与电阻133的连接点处，漏极与PMOS晶体管116的漏极连接，源极与接地端子101连接。电阻133的另一个端子与接地端子101连接。

对动作进行说明。基准电压端子102与基准电压电路连接并被输入基准电压Vref。