[发明专利]在固态介质中使用多级别映射的修整机制

说明书

公开了在固态介质中使用多级别映射的修整机制。所描述的实施例提供用于接收包括逻辑地址和地址范围的请求的介质控制器。响应于该请求，介质控制器判断接收到的请求是否是作废请求。如果接收到的请求类型是作废请求，则介质控制器使用映射来确定与逻辑地址和范围相关联的映射的一个或多个条目。与每一个映射条目相关联的映射中的指示符被设置为表示这些映射条目将被作废。介质控制器向主机设备确认该作废请求完成，并在介质控制器的空闲模式下基于将被作废的映射条目更新空闲空间计数。使与作废的映射条目相关联的物理地址可用，以便重复用于来自主机设备的随后的请求。

相关申请的交叉引用

本申请是2012年8月8日提交的国际专利申请PCT/US2012/049905的部份继续申请，并要求申请日期的权益，在此引用该申请的全部内容作为参考。

本申请要求2013年3月14日提出的美国临时专利申请61/783,555的申请日期的权益，在此引用该申请的全部内容作为参考。

本申请的主题涉及下列美国专利申请：2012年5月4日提交的13/464,433、2012年8月4日提交的13/567,025、2012年8月31日提交的13/600,464、2012年12月28日提交的13/729,966以及2013年1月23日提交的13/748,260，在此引用这些申请的全部内容作为参考。

背景

闪存是非易失性存储器（NVM），这是特定类型的电可擦可编程只读存储器（EEPROM）。一种通常使用的类型的闪存技术是NAND闪存。NAND闪存每个单元需要小的芯片面积，通常被分成一个或多个存储体或平面。每一个存储体都被分成块；每一个块都被分成页面。每一个页面都包括用于存储用户数据、纠错码（ECC）信息或两者的若干个字节。

对于NAND设备，有三个基本操作：读取、写入和擦除。一页一页地执行读和写操作。页面大小一般是2N字节的用户数据（加上ECC信息的额外的字节），其中，N是整数，每个页面，有典型的用户数据页面大小，例如，2,048字节（2KB），4,096字节（4KB），8,192字节（8KB）或更多。“读取单位”是可以从NVM中读取的并由ECC校正的数据以及对应的ECC信息的最小的量，并通常可以在4K比特和32K比特之间（例如，每个页面，一般有整数个读取单位）。页面通常以块排列，逐块地执行擦除操作。典型的块大小是，例如，每块有64、128或更多个页面。页面必须按顺序写入，通常从块内的低位地址到高位地址。直到块被擦除之前，不能重写较低的地址。与每一个页面相关联的还有备用区（通常，100–640字节），一般用于存储ECC信息和/或用于存储器管理的其他元数据。ECC信息一般用于检测并纠正存储在页面中的用户数据中的错误，元数据可以用于在逻辑地址和物理地址之间进行映射。在带有多个存储体的NAND闪存芯片中，可以支持允许来自每一个存储体的页面被基本上并行地访问的多存储体操作。

NAND闪存在由浮动栅晶体管制成的存储器单元的阵列中存储信息。在没有外部电源的情况下，这些晶体管能在大约几个月或几年的长的时间段内保留它们的电压电平，也简称为电荷。在单级别单元（SLC）闪存中，每一个单元都存储一个比特的信息。在多级别单元（MLC）闪存中，通过在施加于其单元的浮动栅的电荷的多个级别之间选择，每一个单元都可以存储一个以上的比特。MLC NAND闪存使用多个电压电平/单元，带有串行链接的晶体管布局，以使用相同数量的晶体管存储更多比特。如此，分别地考虑，每一个单元都具有对应于被存储在单元中的逻辑比特值的特定编程的电荷（例如，对于SLC闪存，0或1；对于MLC闪存，00，01，10，11），基于每一个单元的一个或多个阈值电压，读取这些单元。然而，增大每个单元的比特数量会增大单元与单元干扰以及保留噪声，从而增大读取错误的可能性，如此，增大该系统的错码率（BER）。进一步地，每一个单元的读取的阈值电压分布会在NVM的操作时间内变化，例如，由于读取干扰、写入干扰、保留丢失、单元老化以及过程、电压以及温度（PVT）变化，也会增大BER。