[发明专利]移位寄存器

说明书

技术领域

本发明涉及一种移位寄存器，尤其涉及一种可抑制漏电流的移位寄存器。

背景技术

一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。源极驱动电路用以写入数据信号至被开启的像素。栅极驱动电路包含多级移位寄存器，用来提供多个栅极信号，以控制像素的开启与关闭。然而，现有技术中的移位寄存器具有漏电流过大及晶体管数目过多的问题，引起额外功耗。此外，因晶体管数目过多而造成布局面积过大，故不利于实现窄边框显示面板的设计。

发明内容

针对现有技术存在的问题，本发明的一实施例提供一种移位寄存器。移位寄存器包含输入级电路、第一开关、控制电路及下拉电路。输入级电路用以接收至少一输入信号。第一开关的第一端用以接收第一时钟脉冲信号，第一开关的第二端耦接于移位寄存器的输出端，而第一开关的控制端耦接于输入级电路的第一输出端。控制电路包含第二开关及第三开关。第二开关的第一端耦接于第一系统电压端，第二开关的第二端耦接于节点，而第二开关的控制端用以接收第二时钟脉冲信号。第三开关的第一端耦接于节点，第三开关的第二端耦接于第二系统电压端，而第三开关的控制端耦接于输入级电路的第二输出端。下拉电路包含第四开关及第五开关。第四开关的第一端耦接于输入级电路的第二输出端，第四开关的第二端耦接于第二系统电压端，而第四开关的控制端耦接于节点。第五开关的第一端耦接于移位寄存器的输出端，第五开关的第二端耦接于第二系统电压端，而第五开关的控制端耦接于节点。

通过本发明实施例的移位寄存器，可抑制漏电流，而具有节能的功效。此外，由于移位寄存器采用精简的设计，而具有较少的晶体管数目，故可降低制造成本，并适合用于窄边框的面板设计。

附图说明

图1为本发明一实施例的移位寄存器的示意图。

图2为图1移位寄存器的时序图。

图3为本发明一实施例的移位寄存器的电路图。

图4为图3移位寄存器的时序图。

图5为图1及图3的第一时钟脉冲信号及第二时钟脉冲信号的另一时序图。

[主要元件附图标记]

100、300  移位寄存器

110、310  输入级电路

120、320  控制电路

130、330  下拉电路

312  双向选择电路

340  重置电路

A  节点

C1  电容

CLK  第二时钟脉冲信号

D2U  第二选择信号

M1  第一开关

M2  第二开关

M3  第三开关

M4  第四开关

M5  第五开关

M6  第六开关

M7  第七开关

M8  第八开关

M9  第九开关

M10  第十开关

N11、N21、N31、N41、N51、第一端

N61、N71、N81、N91、NA1

N12、N22、N32、N42、N52、第二端

N62、N72、N82、N92、NA2

N1C、N2C、N3C、N4C、N5C、控制端

N6C、N7C、N8C、N9C、NAC

NC1  源极

NC2  漏极

NCC  栅极

O1  第一输出端

O2  第二输出端

R  电阻

RST  重置信号

S_IN  输入信号

SR[n]  输出端

SR[n-1]  前一级移位寄存器的输出端

SR[n+1]  后一级移位寄存器的输出端

T1、T2、T3、T4、T5  时段

U2D  第一选择信号

V0  初始电位

V0’  低电平

V1  第一电位

V2  第二电位

VGH  第一系统电压端

VGL  第二系统电压端

XCLK  第一时钟脉冲信号

具体实施方式