[发明专利]一种在PCB钻孔层自动生成叠层信息的方法

说明书

 

技术领域

　　本发明涉及电子领域，具体地说是一种在PCB钻孔层自动生成叠层信息的方法。

背景技术

目前，在PCB板设计加工中，PCB的叠层厚度和叠层数量都逐渐趋于多样化。为了便于板厂加工PCB，布线设计人员在PCB的钻孔层会做一个叠层信息表来显示该PCB的叠层数量以及每个层叠中相应的铜箔和介质的厚度。而绘制叠层信息表是比较耗时，且容易出错的。它需要布线设计人员一一输入每层的铜箔厚度和介质的厚度，经常会出现输入错误数据而导PCB厂家加工错误板厚的风险。

目前使用CADENCE ALLEGRO 布线设计软件，对于在PCB钻孔层生成叠层信息数据，仍然需要人工一个一个的输入。需要花费大量的时间和精力，而且非常容易遗漏和出错，大大增加了PCB板产生工艺问题的风险，也使布线人员疲惫不堪。

发明内容　　

　　本发明的技术任务是提供一种在PCB钻孔层自动生成叠层信息的方法。

本发明的技术任务是按以下方式实现的，该在PCB钻孔层自动生成叠层信息的方法，步骤如下：先用CADENCE AXLSKILL 语言编写设置PCB板钻孔层中叠层信息的Skill程序，然后布线设计人员根据PDG输入相关PCB单板的叠层信息，Skill程序根据上述PCB单板的叠层信息在钻孔层绘制相对应的叠层信息表，绘制完成后，再将获取的叠层信息数据写进信息表即可。

所述的布线设计人员根据PDG输入相关PCB单板的叠层信息的人机交互窗口—XSection。

本发明的一种在PCB钻孔层自动生成叠层信息的方法和现有技术相比，具有操作方便，工作效率高，遗漏和错误率低等特点，不但大大降低了工人的劳动强度，而且降低了生产成本。

附图说明

    附图１为一种在PCB钻孔层自动生成叠层信息的方法的流程示意图。

　　附图２、附图3、附图4为使用CADENCE AXLSKILL 语言编写的Skill程式代码。

具体实施方式

　　实施例1:    

先用CADENCE AXLSKILL 语言编写设置PCB板钻孔层中叠层信息的Skill程序，然后布线设计人员根据PDG在人机交互窗口—XSection输入相关PCB单板的叠层信息，Skill程序根据上述PCB单板的叠层信息在钻孔层绘制相对应的叠层信息表，绘制完成后，再将获取的叠层信息数据写进信息表，整个过程都是程序自动运行，运行时间非常的短暂，在0.1秒内就可以完成。

在PCB钻孔层自动生成叠层信息的Skill设计程式编码如说明书附图2、图3、图4。