[发明专利]用于共同驱动栅极和公共电极的GOA单元、驱动电路及阵列

说明书

技术领域

本发明涉及液晶显示技术领域，具体说，涉及一种用于共同驱动栅极和公共电极的GOA单元、驱动电路及阵列。

背景技术

GOA技术即Gate Driver on Array（阵列基板栅极驱动）是直接将栅极驱动电路（Gate Driver ICs）制作在阵列基板Array上，来代替由外接硅晶片制作的一种技术。该技术的应用可直接将栅极驱动电路做在面板周围，从而减少了制作程序，并且降低了产品成本。此外，还提高了TFT-LCD面板的高集成度，使面板更薄型化。

但是在二阶驱动原理中，有各种不同的feed through电压。其中，影响最大的是经由Cgd所产生的feed through电压。因此，在二阶驱动时需要调整公共电极的电压，从而改进灰阶品质。

当公共电极Com采用直流驱动时，经过Cgd的Feed through电压为：

(Vg_high–Vg_low)*Cgd/(Cgd+Clc+Cs)，

其中，Vg_high与Vg_low分别为栅极驱动电路走线打开与关闭的电压，Cgd、Clc和Cs分别为TFT寄生电容、液晶电容和存储电容。

由于feed through电压主要为TFT关闭时栅极电压的变化通过寄生电容Cgd对像素电压的拉低而造成的。无论像素电压的极性为正还是为负，feed through电压都是对像素电压的负向拉动。

现有技术中，可以通过对公共电极的电压进行补偿的方法来减小feed through电压的影响。但由于Clc并非是一个固定的参数，因此无法通过调整公共电极的驱动电压来消除feed through的影响，从而导致改进影像品质的目的不易达成。

目前，需要提供一种简单可行的GOA电路设计来实现feed through电压的减小甚至消除从而提高显示器的灰阶质量。

发明内容

为了解决上述技术问题，本发明提供了一种用于共同驱动栅极和公共电极的GOA单元，其包括：

触发器，其包括输入端、时钟端、复位端、低电平输入端和触发输出端；

第一选择输入电路，包括并联的两个反相截止的二极管，所述二极管的阳极分别与第n-1和第n+2栅线输出连接，所述二极管的阴极作为输出与所述输入端连接，以选择第n-1和第n+2栅线中的电平信号或边沿信号作为所述触发器的激励输入；

第二选择输入电路，其输出与所述时钟端连接，并包括四个相同周期异步工作的时钟脉冲输入、以及公共电极高电平输入和栅极高电平输入，用以在不同的时序下将公共电极高电平输入和栅极高电平输入分别选通至所述触发器的时钟端以将触发输出端上的电压上拉；

第三选择输入电路，包括并联的两个反相截止的二极管，所述二极管的阳极分别与第n+1和第n+4栅线输出连接，所述二极管的阴极作为输出与所述复位端连接，以选择第n+1和第n+4栅线上的电平信号或者边沿信号作为所述触发器的复位信号；

第四选择输入电路，其输出与所述低电平输入端连接，用以在所述第n+1和第n+4栅线的控制下将栅极低电平输入或者公共电极低电平输入分别选通至所述触发器的低电平输入端以将其上的电压下拉；

选择输出电路，其输入连接在所述触发输出端上，用以在四个相同周期异步工作的时钟脉冲中的两个脉冲时序下选择输出栅极驱动信号或者输出公共电极驱动信号。这两个脉冲时序相差四分之三工作周期。

根据本发明的一个实施例，所述反相截止的二极管为由MOS管或TFT管构成的二极管等效电路，其中，MOS管或TFT管栅极与源极连接作为所述阳极，漏极作为所述阴极。

根据本发明的一个实施例，第n-1和第n+2栅线中的电平信号或边沿信号为低电平信号或下降沿信号，第n+1和第n+4栅线上的电平信号或者边沿信号为高电平信号或上升沿信号。

根据本发明的一个实施例，四个相同周期异步工作的时钟脉冲输入在相位上依次相差四分之一工作周期。

根据本发明的一个实施例，所述GOA单元电路输出的公共电极驱动信号与第n+3栅线上的信号同步。

根据本发明的一个实施例，所述第二选择输入电路包括四个TFT晶体管，其中，两个TFT晶体管源漏极相连，两个栅极分别由第二时钟脉冲输入和第三时钟脉冲输入控制，用以接入栅极高电平输入；

另两个TFT晶体管源漏极相连，两个栅极分别由第一时钟脉冲输入和第四时钟脉冲输入控制，用以接入公共电极高电平输入。