[发明专利]用于DC-DC转换器的调节修正信号产生电路有效
申请号: | 201410029320.X | 申请日: | 2014-01-22 |
公开(公告)号: | CN103760392A | 公开(公告)日: | 2014-04-30 |
发明(设计)人: | 来新泉;赵鹏冲;李佳佳;邵丽丽 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G01R1/28 | 分类号: | G01R1/28 |
代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 王品华;朱红星 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 dc 转换器 调节 修正 信号 产生 电路 | ||
技术领域
本发明属于电子电路技术领域,涉及模拟集成电路,特别是用于DC-DC转换器的调节修正信号产生电路。
背景技术
随着便携式多媒体播放器、导航设备、平板电脑等数字产品的普及,电源管理芯片得到了迅猛的发展。DC-DC由于其具有带载能力强、效率高的优点被广泛地应用于采用锂离子电池供电的场合。随着DC-DC设计的复杂程度越来越高,同时也受工艺水平的影响,一次投片成功的可能性也越来越小。为了最大程度地节约成本,人们希望能够在投片后方便地测量相关的重要技术指标,并能进行调节修正。
图1显示了现有DC-DC转换器的系统框图,该DC-DC转换器由带隙电压基准VREF、偏置电流源IBIAS、误差放大器、PWM比较器、逻辑驱动、振荡器、斜坡补偿、主开关管、同步续流管、反馈电阻RA、反馈电阻RB和引脚FB、EN、VIN、LX、GND组成,其中带隙电压基准VREF、偏置电流源IBIAS等模拟电路由于制造工艺的偏差,在投片后需要进行微调,以满足指标要求。
集成电路中常采用烧断电流熔丝的方式来进行指标微调。图2给出了传统方法采用的电流熔丝调节单元的电路原理图。通过将熔丝FUSE通入大电流烧断,来改变接入K、L两点间电阻的阻值大小,从而对电路指标进行调节。
传统的电流熔丝微调方法由于需在熔丝两端接入探针,因而在引入大电流进行烧断处理时,将受限于烧录设备的性能,同时较高的电流也有可能对烧录设备产生意外的损害,造成不必要的损失,且维护成本较高;同时由于在进行微调过程中,探针触点间距较小,探针很容易碰到一起而引起短路。此外由于传统调节修正方法一般是在芯片封装前完成,在封装后由于封装材料、封装工艺等的影响,会造成带隙基准电压、基准电流等指标的二次偏差。
发明内容
本发明的目的在于针对上述已有技术的不足,提出一种用于DC-DC转换器的调节修正信号产生电路,以避免芯片封装时造成带隙基准电压和基准电流指标的二次偏差,提高成品率。
实现本发明目的的技术思路是,在带隙基准电压和基准电流模块中,将一个开关管与调节电阻进行并联,采用产生的调节修正信号控制该开关管的打开或关断,从而改变接入电路的电阻值大小,达到在芯片封装后进行指标调节的目的。
本发明的整个电路包括:计数器2,4-16译码器3,电流偏置单元5,其特征在于:还包括序列产生单元1和调节修正单元4;
所述序列产生单元1,用于产生具有与芯片外加方波激励相同周期的时钟序列PULSE和使能信号EN1,该时钟序列PULSE连接到计数器2,该使能信号EN1连接到电流偏置单元5;
所述计数器2,用于对序列产生单元1产生的方波信号进行脉冲计数,并输出四位二进制编码信号到4-16译码器3;
所述4-16译码器3,用于对计数器2输出的四位二进制编码信号进行译码,并将产生的译码信号TM0~TM15输出至调节修正单元4,对其进行使能;
所述调节修正单元4,用于产生调节修正信号TRIM,输出给外部要进行修正的带隙电压基准和电流基准;
所述电流偏置单元5,用于为调节修正单元4提供电流偏置信号IBIAS2。
上述调节修正信号产生电路,其中序列产生单元1,包括6个PMOS管M1、M2、M3、M4、M5、M6,7个NMOS管M7、M8、M9、M10、M11、M12、M13,6个反相器X1、X2、X3、X4、X5、X6,1个上升沿检测电路X7,1个RS触发器X8,1个D触发器X9;
第一NMOS管M7、第二NMOS管M8、第三NMOS管M9、第四NMOS管M10、第五NMOS管M11依次连接,形成第一电流镜;
第二PMOS管M2与第三PMOS管M3连接,形成第二电流镜;
第一NMOS管M7,作为第一电流镜的输入端,其漏极连接外部提供的偏置电流源IBIAS1;其源极连接到地;其栅极与自身漏极相连,且同时与第二NMOS管M8的栅极相连;
第二NMOS管M8,作为第一电流镜的第一输出端,其漏极与第一PMOS管M1的漏极相连,并作为第一反相器X1的输入端;其源极连接到地;其栅极与第三NMOS管M9的栅极相连;
第三NMOS管M9,作为第一电流镜的第二输出端,其漏极与第二PMOS管M2的漏极相连;其源极连接到地;其栅极与第四NMOS管M10的栅极相连;
第四NMOS管M10,作为第一电流镜的第三输出端,其漏极与第三PMOS管M3的漏极相连,并作为第三反相器X3的输入端;其源极连接到地;其栅极与第五NMOS管M11的栅极相连;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410029320.X/2.html,转载请声明来源钻瓜专利网。