[发明专利]存储装置

权利要求书

1.一种存储装置，其特征在于，具有：

多个半导体记忆装置，其分别具有多个非易失性半导体存储芯片和内存控制器，所述内存控制器将数据压缩并保存在所述多个非易失性半导体存储芯片内；和

存储控制器，其控制多个RAID组，所述多个RAID组分别以规定数包括所述多个半导体记忆装置内包含的半导体记忆装置，所述存储控制器控制数据向所述多个半导体记忆装置的写入以及从所述多个半导体记忆装置的读取，

所述内存控制器将所述多个非易失性半导体存储芯片的记忆区域与逻辑记忆区域对应地提供至所述存储控制器，

所述内存控制器构成为向所述存储控制器提供在所述数据的保存中使用的所述非易失性半导体存储芯片的记忆区域的量即物理使用量的信息，

所述存储控制器将所述多个半导体记忆装置各自提供的所述逻辑记忆区域分别划分成多个条目，所述条目为具有规定的大小的逻辑记忆区域，

所述存储控制器按每个所述半导体记忆装置管理保存着所写入的数据的所述非易失性半导体存储芯片的记忆区域的量即数据保存量，

所述存储控制器按所述多个RAID组的每一组而构成多个区，所述区将分别属于各RAID组所包含的多个半导体记忆装置的每一个半导体记忆装置的条目各包括一个，

所述存储控制器基于所述数据保存量，从所述多个RAID组选择第一RAID组和第二RAID组，

所述存储控制器基于所述数据保存量，将属于所述第一RAID组的所述多个区中的第一区的数据与属于所述第二RAID组的所述多个区中的第二区的数据交换。

2.如权利要求1所述的存储装置，其特征在于，

所述非易失性半导体存储芯片为闪存芯片。

3.如权利要求1所述的存储装置，其特征在于，

所述内存控制器向所述存储控制器提供容量比所述多个非易失性半导体存储芯片的记忆区域的容量大的所述逻辑记忆区域。

4.如权利要求3所述的存储装置，其特征在于，

所述存储控制器向计算机提供设定了规定的容量的虚拟卷，

响应来自所述计算机的写请求，将所述多个区的一个区分配给所述虚拟卷，

将所述多个半导体记忆装置提供的所述逻辑记忆区域的容量作为池卷来进行管理，

在所述逻辑记忆区域中的能够保存数据的范围变动的情况下，使所述池卷的容量变动。

5.如权利要求4所述的存储装置，其特征在于，

所述内存控制器响应来自所述存储控制器的写请求，对伴随写请求的数据进行压缩，并将压缩后的所述数据写入所述非易失性半导体存储芯片。

6.如权利要求4所述的存储装置，其特征在于，

所述内存控制器响应来自所述存储控制器的内部信息的获取请求，将所述物理使用量的信息发送至所述存储控制器。

7.如权利要求4所述的存储装置，其特征在于，

所述内存控制器响应来自所述存储控制器的写请求，将伴随写请求的数据保存至所述非易失性半导体存储芯片，

在再生处理中，从所述非易失性半导体存储芯片读取数据，对读取的所述数据进行压缩，并将压缩后的所述数据写入非易失性半导体存储芯片。

8.如权利要求4所述的存储装置，其特征在于，

所述内存控制器伴随所述写请求的结束报告，将所述物理使用量的信息发送至所述存储控制器。

9.如权利要求4所述的存储装置，其特征在于，

所述存储装置还具有多个硬盘驱动器，

所述存储控制器将所述多个硬盘驱动器作为第三RAID组来进行控制，并基于所述第三RAID组的记忆区域构成多个区，

所述存储控制器按分配给所述虚拟卷的每个区测量访问频度，

在所述数据的交换处理结束之后，在属于所述第三RAID组的区、和属于由所述多个半导体记忆装置构成的RAID组的多个区中访问频度比属于所述第三RAID组的区的访问频度低的区之间进行数据交换。