[发明专利]秘密可再生性

权利要求书

1.一种用于从根秘密推导出从属秘密的方法，所述方法包括：

a.预留集成电路中包括的存储器缓冲器，所述存储器缓冲器足够大以容纳将包括所述从属秘密的所有比特；

b.从根秘密接收多个比特，所述根秘密被存储在所述集成电路的安全存储器中；

c.将来自所述根秘密的所述多个比特和至少一个控制比特输入到置换网络中，从而产生多个输出比特，所述至少一个控制比特包括以下项中的一项：

值g的一个比特；以及

接收g作为输入的函数的输出的一个比特；

d.从所述置换网络接收所述多个输出比特；

e.将来自所述置换网络的所述多个输出比特输入到多个逻辑门，从而对所述多个输出比特进行组合，其中从所述逻辑门输出固定数目的比特；

f.将由所述逻辑门输出的所述固定数目的比特输入到误差校正码模块中，并从所述误差校正码模块接收输出比特，由所述逻辑门输出的所述固定数目的比特包括第一群组的中间输出比特和第二群组的中间输出比特，所述误差校正码模块的输出比特包括被所述误差校正码模块改变的所述第一群组的中间输出比特，所述改变取决于所述第二群组的中间输出比特；

g.用被所述误差校正码模块改变的所述第一群组的中间输出比特填充所述预留的存储器缓冲器中未填满的寄存器；以及

h.重复步骤b-g直至整个从属秘密被推导出来为止，

其中步骤b-g是在所述集成电路的单时钟周期中被执行的。

2.如权利要求1所述的方法，其中所述多个逻辑门包括多个异或门。

3.如权利要求1或2所述的方法，其中将来自所述根秘密的所述多个比特和所述至少一个控制比特输入到置换网络中包括：

将来自所述根秘密的所述多个比特中的两个比特与所述至少一个控制比特中的一个比特一同输入到包括所述置换网络的第一层的多个方块中的每一个方块中；以及

将来自所述置换网络的先前层的两个输出比特与所述至少一个控制比特中的一个比特一同输入到包括所述置换网络的第一层之后的每一层中的一层的多个方块中的每一个方块中。

4.如权利要求1所述的方法，其中所述误差校正码模块包括以下项中的一项：Hamming(7,4)误差校正码模块；Reed-Muller误差校正码模块；Reed-Solomon误差校正码模块；以及Hamming(15,11)误差校正码模块。

5.如权利要求1所述的方法，其中所述值g是从头端接收的，从而确保所述头端和所述集成电路使用相同的值g来推导所述从属秘密。

6.如权利要求1所述的方法，其中所述接收g作为输入的函数包括哈希函数，g在被输入到所述置换网络中之前被输入到所述哈希函数中。

7.如权利要求1所述的方法，其中所述接收g作为输入的函数包括控制电路，该控制电路包括与所述置换网络相同数目的等级，所述控制电路接收包括g的比特作为输入比特并且输出比特值，该比特值作为所述控制比特被输入到所述置换网络中包括的并行等级。

8.如权利要求7所述的方法，其中所述接收g作为输入的函数包括哈希函数和所述控制网络，g被输入到哈希函数中，所述哈希函数的输出被输入到所述控制网络中，所述控制网络输出比特值，该比特值作为所述控制比特被输入到所述置换网络中包括的并行等级。

9.如权利要求6或8所述的方法，还包括：将多个任意选择的比特作为附加输入输入到所述哈希函数并且还作为附加输入输入到所述误差校正码模块。

10.一种用于从根秘密推导出从属秘密的系统，所述系统包括：

a.预留的存储器缓冲器，该预留的存储器缓冲器被包括于集成电路中，所述存储器缓冲器足够大以容纳将包括所述从属秘密的所有比特；

b.安全存储器，该安全存储器被包括于所述集成电路中，根秘密被存储在所述安全存储器中；

c.置换网络，来自所述根秘密的多个比特和至少一个控制比特被输入到该置换网络中，从而产生多个输出比特，所述至少一个控制比特包括以下项中的一项：

值g的一个比特；以及

接收g作为输入的函数的输出的一个比特；

d.多个逻辑门，该多个逻辑门从所述置换网络接收所述多个输出比特并且来自所述置换网络的所述多个输出比特被输入到该多个逻辑门中，从而对所述多个输出比特进行组合，从所述逻辑门输出固定数目的比特；

e.误差校正码模块，由所述逻辑门输出的所述固定数目的比特被输入到该误差校正码模块中，由所述逻辑门输出的所述固定数目的比特包括第一群组的中间输出比特和第二群组的中间输出比特，并从所述误差校正码模块接收输出比特，所述误差校正码模块的输出比特包括被所述误差校正码模块改变的所述第一群组的中间输出比特，其中所述改变取决于所述第二群组的中间输出比特；

f.预留的存储器缓冲器中的多个寄存器，该多个寄存器中未填满的寄存器被填充以被所述误差校正码模块改变的所述第一群组的中间输出比特；以及

g.其中b-f中描述的装置被调用直至整个从属秘密被推导出来为止，

其中调用b-f中描述的装置是在所述集成电路的单时钟周期中被执行的。