[发明专利]时钟生成和延迟架构

权利要求书

1.一种时钟生成和延迟电路，包括：

控制块，配置为生成公共控制信号，其中该控制块还配置为接收编程信号；

振荡器，配置为生成基准时钟信号而不从该时钟生成和延迟电路外部接收基准时钟信号，该振荡器包括多个延迟元件，该振荡器的每个延迟元件配置为接收该公共控制信号并且基于该公共控制信号在该基准时钟信号中引入延迟，该振荡器的延迟元件被共同布置为在该振荡器振荡时生成该基准时钟信号；以及

延迟块，配置为接收数据时钟信号并且生成延迟的时钟信号，该延迟块包括一个或多个延迟元件，该延迟块的每个延迟元件配置为接收该公共控制信号并且基于该公共控制信号在该数据时钟信号中引入延迟，该延迟块的延迟元件被布置为延迟该数据时钟信号以生成延迟的时钟信号,

其中该公共控制信号基于该基准时钟信号与该编程信号的比较而生成。

2.如权利要求1所述的电路，其中对于该编程信号的给定值，该公共控制信号的值是固定的。

3.如权利要求1所述的电路，其中该控制块还配置为：

接收该基准时钟信号；

将该基准时钟信号的频率转换为电压信号或者电流信号；

基于该编程信号生成基准电压信号或者基准电流信号；

其中该比较基于该电压或者电流信号分别与该基准电压或者基准电流信号的比较。

4.如权利要求1所述的电路，其中该振荡器的延迟元件以弛张振荡器配置来布置。

5.如权利要求4所述的电路，其中该振荡器的延迟元件以基于延迟的环形振荡器配置来布置。

6.如权利要求5所述的电路，还包括反相逻辑门，配置为接收使能信号和基准时钟信号作为输入，该反相逻辑门的输出耦合到该振荡器的延迟元件中的第一个，该使能信号配置为触发该振荡器的振荡。

7.如权利要求6所述的电路，其中：

该振荡器包括布置在四个串行耦合对中的八个串行耦合的延迟元件；以及

该振荡器中的每对延迟元件配置为在接收到该公共控制信号时在该基准时钟信号中引入近似90度的相位延迟。

8.如权利要求7所述的电路，其中该振荡器的延迟元件与该延迟块的延迟元件相同。

9.如权利要求8所述的电路，其中该延迟块包括两个串行耦合的延迟元件，该延迟块的两个延迟元件配置为在接收到该公共控制信号时在该数据时钟信号中引入近似90度的相位延迟。

10.如权利要求4所述的电路，其中每个延迟元件包括反相器或者反相电路。

11.一种数据恢复电路，包括：

控制块，配置为生成公共控制信号，其中该控制块还配置为接收编程信号；

振荡器，配置为生成基准时钟信号而不从该数据恢复电路外部接收基准时钟信号，该振荡器包括多个延迟元件，该振荡器的每个延迟元件配置为接收该公共控制信号并且基于该公共控制信号在该基准时钟信号中引入延迟，该振荡器的延迟元件被共同布置为在该振荡器振荡时生成该基准时钟信号；

延迟块，配置为接收数据时钟信号并且生成延迟的时钟信号，该延迟块包括一个或多个延迟元件，该延迟块的每个延迟元件配置为接收该公共控制信号并且基于该公共控制信号在该数据时钟信号中引入延迟，该延迟块的延迟元件被布置为延迟该数据时钟信号以生成延迟的时钟信号；以及

数据采样器，配置为接收包括数据的位的数据信号并且基于该延迟的时钟信号对该数据信号采样，

其中该公共控制信号基于该基准时钟信号与该编程信号的比较而生成。

12.如权利要求11所述的电路，其中该数据时钟信号仅与该数据信号一起发送。

13.如权利要求11所述的电路，其中对于该编程信号的给定值，该公共控制信号的值是固定的。