[发明专利]增强的二阶噪声整形分路和动态元件匹配技术

说明书

相关申请的交叉引用

本申请请求于2012年11月30日提交的美国临时申请序列号61/731970的优先权的权益，其全部内容通过引用并入本文。

背景技术的描述

本申请的主题涉及西格玛-代尔塔(ΣΔ)噪声整形类型的混合信号转换器，更具体地，涉及采用均匀加权元件的混合信号数模转换器(DAC)。

多位Σ-Δ数模转换器广泛用于在独立的数模转换中重建高精度的模拟信号，或者作为模数转换电路的一部分。均匀模拟元件的失配(如电路缺陷引起)在这种类型的DAC中引入谐波畸变，严重降低转换器的性能。动态元件匹配(DEM)技术已用于通过频谱平坦化或者更好地将谐波畸变转换成高通噪声而改进转换器信噪比，这超出了信号的带宽。其结果是，转换器的信噪比(SNR)和总谐波失真(THD)也大大提高。

然而，现有的数模转换方法仍然受到二阶DEM，其不能整形高阶噪声，因此需要较高的过采样率(OSR)，并且不能够有效地处理低电平信号。此外，现有的2阶DEM逻辑占用大量的空间，并且不操作三电平单位元件。

因此，本发明人已经确定了本领域需要增加高阶DEM的有效性，其可以即使在低信号电平实现更高阶噪声，其是区域有效的以及其能够操作三电平单位元件。

附图说明

因此，可以理解，本发明的特征，多个附图的说明如下。但应注意，所附附图仅示出本发明的特定实施例，并且因此不应被视为限制其范围，因为本发明可包括其它同等有效的实施例。

图1A-1C示出常规的多位噪声整形过采样ADC和能在DAC中使用的不同单位元件。

图2示出通用的二阶DEM逻辑。

图3示出根据本公开的示例性实施例可应用于应用的示例性分路电路的方块图。

图4示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性DEM DAC电路的结构。

图5和6示出根据本公开的示例性实施例可应用于DEM DAC电路的示例性分路电路。

图7示出由图5和6中所示的分路电路所处理的输入信号的树图。图。

图8示出根据本公开的示例性实施例可应用的多层DEM DAC电路的架构。

图9示出根据本发明实施例对输入信号执行噪声整形分路的方法。

具体实施方式

本发明实施例包括方法和电路以使用多层执行数字输入信号的噪声状分路。在使用两层的实施例中，在第一层中，输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果，值可以被添加到所述多个支路。输入信号经分析以确定是否有足够的数据活动。如果存在不足的数据活动，动态增强可被执行以增加数据活动。第一层中多条支路的的输出信号可以被提供给第二层，其中，这些步骤可以在每个输出信号上重复。第二层的输出可被提供给多个三级单位元件。根据每一个输出的输出值，多个三电平单位元件可以正选择、负选择或不选择。

常规的多位噪声整形过采样模数转换器100示于图1A。该ADC 100可包括加法器105、环路滤波器110、量化器120、动态元件匹配(DEM)逻辑块130和反馈DAC 140。反馈DAC 140可以包括多个单位元件144.1-144.N和加法器146。该ADC 100可以接收模拟输入信号y(t)并生成N值数字输出y[n]，输入信号y(t)的数字表示。该输入信号y(t)可比较于DAC 140通过加法器105的输出ya(t)。从加法器105的输出信号可以由环路滤波器110进行滤波，其可以对来自加法器105的信号输出有效地进行集成。环路滤波器110的输出可以被馈送到量化器120，所述量化器120提供N值数字输出y[n]。

DEM逻辑块130可以将N值数字输出y[n]映射成N 1位序列，标为Y_S1[n]-y_SN[n]。DEM逻辑块130的输出可被路由到单位元件144.1-144.N。每个单位元件144.1-144.N可以将从DEM逻辑块130接收的信号转换成模拟信号，以及每个单位元件144.1-144.N的输出可经由加法器146被求和以产生输出信号ya(T)。

该ADC 100包括DEM逻辑块130，以线性化元件到元件不匹配。DEM逻辑块130对元件144.1-144.N失配误差施加高通功能，从而产生非常小的频带内失配噪声，以免降低转换器的SNR。到目前为止，已经有许多出版物以文字呈现实现具有二电平单位元件的DEM的不同方式。