[发明专利]SSD(固态硬盘)装置

说明书

技术领域

本发明涉及一种使用了NAND型快闪存储器等快闪存储器的SSD装置。

背景技术

近年来，基于吞吐量高、电力消耗低之类的观点，利用SSD(Solid State Drive：固态硬盘)装置来替代硬盘驱动器(HDD：Hard Disk Drive)。另外，具有如下的例子：为了提高读出、写入的速度而利用DRAM(Dynamic Rand om Access Memory：动态随机存取存储器)来作为高速缓冲存储器。

此外，专利文献1、2均公开了以下内容：除了DRAM以外，还能够利用磁阻式随机存储器(MRAM)来作为高速缓冲存储器。

专利文献1：美国专利第7,003,623号说明书

专利文献2：日本特开2011-164994号公报

发明内容

发明要解决的问题

在上述以往的带有DRAM缓存的SSD中，DRAM的刷新动作是必须的，因此难以减少待机电力。另一方面，在磁阻式随机存储器等非易失性的存储器中，理论上能够作为替代DRAM的高速缓冲存储器而被采用，但实际上不能实现如DRAM那样的写入、读出速度，因此比主机侧的接口的速度慢(例如在利用基准时钟为25MHz的MRAM的情况下，即使设为4个字节访问，也为25×4＝100MB/s，比PATA(Parallel Advanced Technology Attachment：并行高级技术附件)所要求的133MB/s慢)。在这种情况下不能用作高速缓冲存储器。

本发明是鉴于上述实际情况而完成的，其目的之一在于提供一种能够将非易失性存储器用作缓存来减少电力消耗的SSD装置。

用于解决问题的方案

用于解决上述现有例的问题的本发明是一种使用了快闪存储器的SSD(固态硬盘)装置，其包括：n个(n≥2)非易失性存储器单元，这些非易失性存储器单元分别包括与快闪存储器不同种类的非易失性存储器；以及控制器，其接收要写入上述快闪存储器的数据，并将所接收到的该数据保存到上述非易失性存储器单元。

在此，上述控制器也可以将要写入上述快闪存储器的数据分割为m个(2≤m≤n)来生成分割数据，对上述n个非易失性存储器单元分别写入通过该分割而得到的m个分割数据。另外，上述控制器也可以将要写入上述快闪存储器的数据分割为m个(2≤m≤n)来生成分割数据，一边将上述n个非易失性存储器单元中依次分别切换为写入对象，一边分别写入通过该分割而得到的m个分割数据。

另外，上述控制器也可以将对要写入上述快闪存储器的数据附加的纠错码分割为m个(2≤m≤n)来生成分割数据，对上述n个非易失性存储器单元分别写入通过该分割而得到的m个分割数据。

并且，也可以是，上述控制器包括由易失性存储器构成的存储部，上述控制器在判断为要使上述SSD装置为待机状态时，读出上述存储部内存储的数据并写入到上述非易失性存储器单元，之后切断对该非易失性存储器单元和上述存储部的电源供给。并且，上述控制器也可以在判断为要使上述SSD装置恢复为通常状态时，开始对上述非易失性存储器单元和上述存储部进行电源供给，之后读出被写入到该非易失性存储器单元的数据并保存到上述存储部。

发明的效果

根据本发明，通过使用多个非易失性存储器单元，能够并行或者分时地进行数据的读写，提高读出、写入速度，从而能够用作高速缓冲存储器。

附图说明

图1是表示本发明的实施方式所涉及的SSD装置的结构例的概要框图。

图2是表示本发明的实施方式所涉及的SSD装置的控制器部的内容例的框图。

图3是表示本发明的实施方式所涉及的SSD装置的缓存控制部与非易失性存储器单元的连接方式的例子的说明图。

图4是表示本发明的实施方式所涉及的SSD装置的缓存控制部与非易失性存储器单元的连接方式的另一例子的说明图。

图5是表示本发明的实施方式所涉及的SSD装置的写入动作时的CPU的动作例的流程图。

图6是本发明的实施方式所涉及的SSD装置的写入动作时的概要时序图。

图7是表示本发明的实施方式所涉及的SSD装置中的控制器部的控制例的流程图。

具体实施方式