[发明专利]可编程逻辑器件

说明书

技术领域

本发明涉及一种半导体装置并尤其涉及一种可编程逻辑器件及包括该可编程逻辑器件的半导体装置。本发明还涉及一种包括该半导体装置的电子设备。

背景技术

与在制造时所有电路都被固定的一般的集成电路不同，可编程逻辑器件（PLD）是一种在出货之后的实际使用时利用者可以设定所希望的电路结构而使其工作的器件。上述利用者可编程的器件的例子是小规模的可编程阵列逻辑（PAL：Programmable Array Logic）及通用阵列逻辑（GAL：Generic Array Logic）及大规模的复杂可编程逻辑器件（CPLD：Complex Programmable Logic Device）及现场可编程门阵列（FPGA：Field Programmable Gate Array）；在本说明书中，将上述器件总称为可编程逻辑器件（以下称为PLD）。

与现有的专用集成电路（ASIC：Application Specific Integrated Circuit）相比，PLD具有优点如较短的开发时间及在设计规格变更上的灵活性等。因此，PLD对半导体装置的应用近年不断地发展。

PLD由例如多个可编程逻辑元件（也称为逻辑块）及可编程逻辑元件间的布线构成。可以通过改变可编程逻辑元件的功能来改变PLD的功能。另外，也可以通过改变可编程逻辑元件间的电连接关系改变PLD的功能。

例如，可编程逻辑元件由查找表（LUT）及多路复用器等构成。可以通过设定储存该查找表的数据的存储元件中的特定的值，来特定可编程逻辑元件的功能。另外，可以通过设定储存输入到该多路复用器的信号的选择信息的存储元件中的特定的值，来特定可编程逻辑元件的功能。

例如，可编程逻辑元件间的布线由例如能够控制多个布线与多个布线之间的连接的连接开关构成。可编程逻辑元件间的布线的电连接关系可以通过设定储存连接开关的导通/截止状态的数据的存储元件中的特定的值来特定。

例如，将上述包括查找表的数据、输入到多路复用器的信号的选择信息、以及连接开关的导通/截止状态的数据的信息称为配置数据。将储存配置数据的存储元件称为配置存储器。将设定配置存储器中的配置数据称为“配置”。尤其是，将设定新的配置存储器（更新配置数据）中的配置数据称为“重配置”。通过生成（编程）所希望的配置数据并进行配置，PLD的电路结构可被变为对应于利用者的目的的电路结构。

PLD通常在包括PLD的半导体装置的工作停止时进行配置（静态配置）。相反地，为了进一步利用PLD的特长，在半导体装置工作时进行配置（动态配置）的技术受到关注。具体而言，准备多个对应于多个电路结构（背景）的配置数据，切换上述电路的功能。可以将该PLD称为多背景PLD（multi-context PLD）。

对于专利文献1中的动态配置，对应于多个电路结构的各配置数据以不同的地址被储存在动态随机存取存储器（DRAM）中，并且配置存储器由静态随机存取存储器（SRAM：Static Random Access Memory）构成。专利文献1提出通过从DRAM的地址读取所希望的电路结构的配置数据并将该配置数据写入作为配置存储器的SRAM中，在短时间内进行配置。

[参考文献]

专利文献1： 日本专利申请公开平10-285014号公报。

发明内容

但是，在专利文献1所公开的结构中，需要定期性地进行刷新工作以在DRAM中保持配置数据，其结果是耗电量增大。由于DRAM为易失性存储器，因此每次PLD启动时都需要在DRAM中储存数据。因此，需要非易失性存储器以储存配置数据。并且，由于每次当PLD启动时就需要从该非易失性存储器向DRAM传送大规模的数据的步骤；所以启动时间增加。

当作为配置存储器使用SRAM时，至少需要4个晶体管，所以整个PLD的元件数大幅增大及电路面积增大。

于是，本发明的一个方式的目的是提供一种能够进行动态配置的实现了高速配置的耗电量低且启动时间短的PLD。

另一目的是提供一种作为配置存储器其电路面积小于使用SRAM的PLD的PLD。

考虑到上述目的，本发明的一个方式提供一种高性能的PLD，该高性能的PLD与包括能够储存多个配置数据的非易失性存储器的PLD相比，可以在以每比特的较少的晶体管及切换配置数据所需要的较短的时间工作时进行重配置。