[发明专利]移位寄存器、驱动电路、显示装置

说明书

技术领域

本发明涉及用于显示装置等的移位寄存器。 

背景技术

在专利文献1中公开了如下技术：在包含移位寄存器的扫描线驱动电路中，在垂直回扫(消隐)期间，使输入到移位寄存器的时钟信号停止(固定为非激活)，由此实现消耗电力的减少。 

现有技术文献

专利文献

专利文献1：日本公开专利公报“特开2010－49767号公报” 

发明内容

发明要解决的问题

发明人发现如下：在对各级输入多个时钟信号的移位寄存器中，当在移位寄存器的非动作期间使上述多个时钟信号停止时，由于移位寄存器的动作期间初期的这些时钟信号间的相位关系，有可能发生误动作。 

本发明的目的在于抑制对各级输入多个时钟信号的移位寄存器的误动作。 

用于解决问题的方案

本移位寄存器包含初级、第1中间级、第2中间级、以及末级，在第1中间级和第2中间级中均设有：第1输入端子；第2输入端子；通过输出晶体管连接到第1输入端子的输出端子；以及设定电路，其连接到第2输入端子和输出晶体管，用于设定输出晶体管的控制端子的电位，第1输入端子和第2输入端子中输入不同相位的时钟信号，在第2中间级中设有连接到上述设定电路并输入控制信号的控制电路，将输入到初级的移位起始信号成为激活后直至末级的输出从激活变成非激活为止的期间(或者移位起始信号成为激活后直至 末级复位为止的期间)设为动作期间，在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时，输入到第2中间级的第2输入端的时钟信号为非激活。 

通过这样在第2中间级中设置设定电路，即使在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时输入到第2中间级的第2输入端子的时钟信号为非激活，也能防止第2中间级的误动作。 

发明效果

能抑制对各级输入多个时钟信号的移位寄存器的误动作。 

附图说明

图1是表示实施例1的移位寄存器的单位级的电路图。 

图2是表示本实施方式的显示装置的构成例的框图。 

图3是表示实施例1的移位寄存器的第1～第8级的电路图。 

图4是表示包含实施例1的移位寄存器的第9～第16级的电路图。 

图5是表示包含实施例1的移位寄存器的第n－5～第n级的电路图。 

图6是表示实施例1的移位寄存器的动作的时序图。 

图7是表示实施例1的移位寄存器的第1变形例的电路图。 

图8是表示图7的移位寄存器的动作的时序图。 

图9是表示实施例1的移位寄存器的第2变形例的电路图。 

图10是表示图9的移位寄存器的动作的时序图。 

图11是表示实施例1的移位寄存器的第3变形例的电路图。 

图12是表示图11的移位寄存器的动作的时序图。 

图13是表示图1的其它构成例的电路图(a)和输入信号的波形(b)。 

图14(a)(b)是表示实施例2的移位寄存器的单位级的电路图。 

图15是表示实施例2的移位寄存器的第1～第8级的电路图。 

图16是表示包含实施例2的移位寄存器的第9～第16级的电路图。 

图17是表示包含实施例2的移位寄存器的第n－5～第n级的电路图。 

图18是表示实施例2的移位寄存器的第1变形例的电路图。 

图19是表示图14的其它构成例的电路图(a)(b)和输入信号的波形(c)。 

图20是表示实施例3的移位寄存器的单位级的电路图。 

图21是表示实施例3的移位寄存器的第1～第8级的电路图。 

图22是表示包含实施例3的移位寄存器的第9～第16级的电路图。 

图23是表示包含实施例3的移位寄存器的第n－5～第n级的电路图。 

图24是表示实施例3的移位寄存器的动作的时序图。 

图25是表示实施例3的移位寄存器的第1变形例的电路图。 

图26是表示图25的移位寄存器的动作的时序图。