[发明专利]视频处理系统及其相关视频处理方法

说明书

【相关申请的交叉引用】

本申请要求如下申请的优先权：2012年8月3日递交的申请号为61/679,276的美国临时案；2013年7月18日递交的申请号为13/944,893的美国案。在此合并参考这些相关申请案的申请标的。

【技术领域】

本发明所公开的实施例涉及视频编码/解码，尤其涉及使用共享/可配置的环路滤波器数据缓冲器体系结构的视频处理系统以及相关的视频处理方法。

【背景技术】

在H.264标准中，放置在预测环路中的去块滤波器(de-blocking filter，DF)是一种提高编码效率和去除块效应失真(blocking artifact)的重要工具。例如，对于亮度分量，使用宏块(macroblock)边界每一侧的四个样本来调用去块滤波过程，以及对于色度分量，使用宏块边界每一侧的两个样本来调用去块滤波过程。因此，亮度分量需要至少四个线缓冲器(line buffer)以及色度分量至少需要两个线缓冲器。

在高效率视频编码(high efficiency video coding，HEVC)标准中，去块滤波器可以与基于图像(picture-based)的处理一起实现，这需要一个完整图像缓冲器以存储环路滤波器处理之前的像素样本。

因此，由于H.264编解码系统(codec system)的去块滤波过程和HEVC编解码系统的去块滤波过程具有各自的数据缓冲器需求，而HEVC去块滤波器可以与基于图像的处理一起实现，因此支持H.264标准和HEVC标准两者的视频编解码芯片的生产成本将是非常高的。

【发明内容】

根据本发明示例性实施例，提供使用共享/可配置的环路滤波器数据缓冲器体系结构的视频处理系统和相关的视频处理方法以解决上述问题。

依据本发明第一方面，提供一种示范性视频处理系统。该示范性视频处理系统包含数据缓冲器和存储控制器。数据缓冲器在多个环路滤波器之间共享，其中并非所有的环路滤波器遵守相同的视频标准。存储控制器被配置用于控制所述数据缓冲器的数据存取，其中，对于被授予存取所述数据缓冲器的每个环路滤波器，所述数据缓冲器存储由所述环路滤波器处理的图像的部分数据。

依据本发明第二方面，提供一种示范性视频处理系统。该示范性视频处理系统包含存储装置和存储控制器。存储控制器被配置为根据将由环路滤波器处理的图像的切片分区设置来自适应地确定存储空间的大小，并控制所述存储装置来分配所述存储空间，以作为用于存储所述环路滤波器的数据的数据缓冲器。

依据本发明第三方面，提供一种示范性视频处理方法。该示范性视频处理方法包含：在多个环路滤波器之间共享数据缓冲器，其中并非所有的环路滤波器遵守相同的视频标准；以及控制所述数据缓冲器的数据存取，其中，对于被授予存取所述数据缓冲器的每个环路滤波器，所述数据缓冲器存储由所述环路滤波器处理的图像的部分数据。

依据本发明第四方面，提供一种示范性视频处理方法。该示范性视频处理方法包含：根据将由环路滤波器处理的图像的切片分区设置来自适应地确定存储空间的大小；以及控制存储装置来分配所述存储空间，以作为用于存储所述环路滤波器的数据的数据缓冲器。

上述视频处理系统及视频处理方法使用共享/可配置的环路滤波器数据缓冲器体系结构，降低了生产成本。

本领域的普通技术人员在阅读以下以各种附图示出的优选实施例的详细描述后，可以轻易了解本发明的这些和其它目的。

【附图说明】

图1为应用到CU块的垂直边缘的HEVC DF过程的示意图。

图2为应用到CU块的水平边缘的HEVC DF过程的示意图。

图3为根据本发明的第一实施例的视频处理系统的方框图。

图4为根据HEVC标准的图像的第一切片分区设置的示意图。

图5为根据本发明实施例的在H.264环路滤波器和HEVC环路滤波器之间数据缓冲器共享的示意图。

图6为根据HEVC标准的图像的第二切片分区设置的示意图。

图7为根据本发明另一实施例在H.264环路滤波器和HEVC环路滤波器之间数据缓冲器共享的示意图。

图8为根据HEVC标准的图像的第三切片分区设置的示意图。

图9为根据本发明第二实施例的视频处理系统方框图。

图10为由图9所示的存储控制器所配置的第一缓冲器分配的示意图。