[实用新型]一种视频拼接器/混合矩阵控制系统

说明书

技术领域

本实用新型涉及一种视频拼接器/混合矩阵控制系统。

背景技术

视频拼接器/混合矩阵是一个复杂的多输入输出系统，因此必然需要复杂的控制系统才能保证运行, 控制系统需要实现组合多路控制信号的输入，最终实现单路控制信号的输出。现有的技术是采用74系列的分离逻辑门器件来实现的，缺点是需要多片芯片才能构成复杂的逻辑与传输系统，结构相对较为复杂。

实用新型内容

针对上述技术问题，本实用新型所要解决的技术问题是提供一种结构简单、易于实现，有效实现视频拼接器/混合矩阵中的多路信号输入输出的视频拼接器/混合矩阵控制系统。

本实用新型为了解决上述技术问题采用以下技术方案：本实用新型设计了一种视频拼接器/混合矩阵控制系统，包括信号输入输出装置和CPLD控制装置；其中，信号输入输出装置包括PC网口端，相互并联的第一PC串口端、第二PC串口端，以及第一系统级联串口端、第二系统级联串口端；CPLD控制装置包括控制模块、第一逻辑与门、第二逻辑与门和第三逻辑与门，其中，第一逻辑与门和第三逻辑与门为三输入单输出逻辑与门，第二逻辑与门为双输入单输出逻辑与门；第一逻辑与门的三个输入端分别与第一PC串口端的输出端、PC网口端的输出端、第二系统级联串口端的输出端相连；第一PC串口端的输出端同时与第二逻辑与门的其中一个输入端相连接；PC网口端的输入端与第二逻辑与门的输出端相连接；第一逻辑与门的输出端分别与控制模块的输入端、第一系统级联串口端的输入端、第二PC串口端的输入端相连；第三逻辑与门的三个输入端分别与控制模块的输出端、第一系统级联串口端的输出端、第二PC串口端的输出端相连，第三逻辑与门的输出端分别与第二逻辑与门的另一个输入端、第二系统级联串口端的输入端相连。

作为本实用新型的一种优选技术方案：所述CPLD控制装置还包括第四逻辑与门，第四逻辑与门为双输入单输出逻辑与门；所述PC网口端的输出端同时与第四逻辑与门的其中一个输入端相连，第四逻辑与门的另一个输入端与所述第三逻辑与门的输出端相连，第四逻辑与门的输出端与第一PC串口端的输入端相连。

作为本实用新型的一种优选技术方案：所述控制模块为微控制模块。

作为本实用新型的一种优选技术方案：所述CPLD控制装置为ALTERA公司的MAX Ⅱ系列的EPM240T1003C。

本实用新型所述一种视频拼接器/混合矩阵控制系统采用以上技术方案与现有技术相比，具有以下技术效果：本实用新型设计的视频拼接器/混合矩阵控制系统，通过单片芯片即可实现复杂的逻辑功能，且电路简单，实际应用中易于实现；并且本控制系统不仅支持与PC串口端和网口端的连接，还可实现系统级联串口端的连接，扩展性强。

附图说明

图1是本实用新型设计的视频拼接器/混合矩阵控制系统的逻辑示意图。

其中，1. 第一逻辑与门、2. 第二逻辑与门、3. 第三逻辑与门、4. 第四逻辑与门。

具体实施方式

下面结合说明书附图对本实用新型的具体实施方式作进一步详细的说明。 

如图1所示，本实用新型设计了一种视频拼接器/混合矩阵控制系统，包括信号输入输出装置和CPLD控制装置；其中，信号输入输出装置包括PC网口端，相互并联的第一PC串口端、第二PC串口端，以及第一系统级联串口端、第二系统级联串口端；CPLD控制装置包括控制模块、第一逻辑与门、第二逻辑与门和第三逻辑与门，其中，第一逻辑与门和第三逻辑与门为三输入单输出逻辑与门，第二逻辑与门为双输入单输出逻辑与门；第一逻辑与门的三个输入端分别与第一PC串口端的输出端、PC网口端的输出端、第二系统级联串口端的输出端相连；第一PC串口端的输出端同时与第二逻辑与门的其中一个输入端相连接；PC网口端的输入端与第二逻辑与门的输出端相连接；第一逻辑与门的输出端分别与控制模块的输入端、第一系统级联串口端的输入端、第二PC串口端的输入端相连；第三逻辑与门的三个输入端分别与控制模块的输出端、第一系统级联串口端的输出端、第二PC串口端的输出端相连，第三逻辑与门的输出端分别与第二逻辑与门的另一个输入端、第二系统级联串口端的输入端相连；所述CPLD控制装置还包括第四逻辑与门，第四逻辑与门为双输入单输出逻辑与门；所述PC网口端的输出端同时与第四逻辑与门的其中一个输入端相连，第四逻辑与门的另一个输入端与所述第三逻辑与门的输出端相连，第四逻辑与门的输出端与第一PC串口端的输入端相连。