[实用新型]非交叠时钟产生电路

说明书

技术领域

本实用新型涉及时钟电路技术领域，特别涉及一种非交叠时钟产生电路。

背景技术

两相非交叠时钟，常用于Switch-C（开关电容）电路，以避免时钟馈通等非理想状态的出现。请参考图1，其为现有的两相非交叠时钟产生电路的示意图。如图1所示，两相非交叠时钟产生电路包括一触发器，由一个驱动时钟Clk控制所述触发器产生两相非交叠时钟，具体的，驱动时钟Clk及其反相信号分别作为触发器的置位和复位信号。请参考图2，当驱动时钟Clk变为高电平时，经过延时器延迟t_rd1后，非交叠时钟PH2变为低电平；驱动时钟Clk再经过延时器延迟t_rd2后，非交叠时钟PH1变为高电平。同样的，当驱动时钟Clk变为低电平时，经过延时器延迟t_fd1后，非交叠时钟PH1变为低电平；经过延时器延迟t_fd2后，非交叠时钟PH2变为高电平。可见，非交叠时钟PH1为高电平的时间为T/2-t_rd1-t_rd2+t_fd1，非交叠时钟PH2为高电平的时间为T/2-t_fd1-t_fd2+t_rd1，其中驱动时钟Clk是周期为T、占空比为50%的方波。

在很多情况下，例如对于三轴微机械加速度计而言，需要分时检测空间X、Y、Z三个方向的加速度分量，其需要使用三相非交叠时钟，以对机械部分、模拟信号检测前端及数据处理进行分时控制。通过三相非交叠时钟实现对X、Y、Z三个方向的各自的传感元件的选择，并将相应传感元件连接到模拟转换前端进行C-V转换，滤波、放大后由AD转换得到数字信号进行处理。若此时分时选择时钟存在交叠，将会使传感器的机械部分、模拟部分在分时处理时产生信号的轴间干扰，导致测量的数据产生误差。为此，就要求传感器使用三相非交叠时钟，对信号通路进行分时控制。

因此，提供一种非交叠时钟产生电路，其能产生三相以上非交叠时钟，成了本领域技术人员亟待解决的问题。

实用新型内容

本实用新型的目的在于提供一种非交叠时钟产生电路，以产生三相以上非交叠时钟。

为此，本实用新型提供一种非交叠时钟产生电路，所述非交叠时钟产生电路包括：有限状态机及与所述有限状态机连接的n个触发电路；

所述有限状态机能够根据基础时钟顺次产生n个驱动时钟，分别为第一驱动时钟、第二驱动时钟……至第n驱动时钟；

所述n个触发电路分别为第一触发电路、第二触发电路……至第n触发电路；每个触发电路包括一与门及一触发器，所述与门的输出端与所述触发器的置位端连接；

其中，第一触发电路的输出端通过一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一非门与第三触发电路中与门的一输入端连接……至第n触发电路的输出端通过一非门与第一触发电路中与门的一输入端连接；

第一触发电路中与门的另一输入端接入第一驱动时钟、第一触发电路中触发器的复位端接入第二驱动时钟；第二触发电路中与门的另一输入端接入第二驱动时钟、第二触发电路中触发器的复位端接入第三驱动时钟……至第n触发电路中与门的另一输入端接入第n驱动时钟、第n触发电路中触发器的复位端接入第一驱动时钟；

其中，n为大于等于3的自然数。

可选的，在所述的非交叠时钟产生电路中，所述触发器为RS触发器。

可选的，在所述的非交叠时钟产生电路中，第一触发电路的输出端通过一延时器及一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一延时器及一非门与第三触发电路中与门的一输入端连接……至第n触发电路的输出端通过一延时器及一非门与第一触发电路中与门的一输入端连接。

可选的，在所述的非交叠时钟产生电路中，每一个延时器为延时时间能够调节的延时器。

可选的，在所述的非交叠时钟产生电路中，所述n为3。

可选的，在所述的非交叠时钟产生电路中，

所述第一驱动时钟为高电平并且所述第三触发电路的输出为低电平，所述第一触发电路的输出为高电平；所述第二驱动时钟为高电平，所述第一触发电路的输出为低电平；

所述第二驱动时钟为高电平并且所述第一触发电路的输出为低电平，所述第二触发电路的输出为高电平；所述第三驱动时钟为高电平，所述第二触发电路的输出为低电平；