[实用新型]GOOSE跳闸闭锁装置有效
申请号: | 201320623349.1 | 申请日: | 2013-10-10 |
公开(公告)号: | CN203660659U | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 徐成斌;罗侍田;占捷文;孔德深;王乾刚;刘辉 | 申请(专利权)人: | 长园深瑞继保自动化有限公司 |
主分类号: | H02J13/00 | 分类号: | H02J13/00 |
代理公司: | 深圳市中知专利商标代理有限公司 44101 | 代理人: | 孙皓;林虹 |
地址: | 518057 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | goose 跳闸 闭锁 装置 | ||
技术领域
本实用新型涉及一种电力系统,特别是一种电力系统的继电保护装置。
背景技术
继电保护装置是一种电力系统安全自动装置,继电保护装置设有两个CPU,分别是保护CPU和闭锁CPU。分别采集电力系统运行状态数据、运算后发出命令,保护CPU负责输出跳闸命令,闭锁CPU负责输出闭锁命令。跳闸命令负责被保护的线路跳闸,只有在闭锁命令允许发出跳闸命令时,保护CPU才输出跳闸命令。保护CPU输出跳闸命令的信号是在继电保护装置的通信端口发出带跳闸标志的面向通用对象的变电站事件GOOSE(Generic Object Oriented Substation Event)数据报文。
现有技术的继电保护装置的GOOSE数据报文发出方式有两种,如图1所示,一种是保护CPU发出的跳闸命令的信号和闭锁CPU发出的闭锁命令的信号都进入与逻辑CPU,在与逻辑CPU中被执行“与”运算,即跳闸命令和闭锁命令同时有效的情况下,与逻辑CPU发出跳闸命令的信号的GOOSE数据报文,经过网络控制器MAC和物理层网络接口PHY,将GOOSE数据报文发送到电力系统的通信线路上。另一种是闭锁CPU直接把闭锁命令的信号送到保护CPU,由保护CPU直接把跳闸命令的信号转换成GOOSE数据报文后发出。如果负责发送GOOSE数据报文的与逻辑CPU的系统出现错误,有可能误发跳闸命令的信号的GOOSE数据报文,这就是电力系统二次设备中所不允许的“单一器件故障引发误动”。
发明内容
本实用新型的目的是提供一种GOOSE跳闸闭锁装置,要解决的技术问题是避免误发跳闸命令。
本实用新型采用以下技术方案:一种GOOSE跳闸闭锁装置,设有保护CPU和闭锁CPU,保护CPU向与逻辑处理器输出跳闸命令的信号,闭锁CPU向与逻辑处理器输出闭锁命令的信号,与逻辑处理器进行与运算形成跳闸命令的GOOSE数据,所述与逻辑处理器输出跳闸命令的GOOSE数据至现场可编程门阵列,现场可编程门阵列只有在同时接收到闭锁CPU传输来的闭锁命令的信号时,才输出跳闸命令的GOOSE数据。
本实用新型的现场可编程门阵列经电力系统的通信线路的物理层网络接口,向电力系统的通信线路输出跳闸命令的GOOSE数据。
本实用新型的闭锁CPU分别与与逻辑处理器和现场可编程门阵列采用导电线电连接。
本实用新型的导电线传输电平信号,0为低电平,标志不允许跳闸,1为高电平,表示允许跳闸。
本实用新型的闭锁CPU输出闭锁命令至保护CPU,保护CPU输出跳闸命令至与逻辑处理器,与逻辑处理器将跳闸命令和闭锁CPU发送来的闭锁命令进行与运算后,形成跳闸命令的GOOSE数据包。
本发明与现有技术相比,设置FPGA,接收与逻辑处理器输出的跳闸命令的GOOSE数据,把闭锁CPU发出的闭锁命令的信号引入到FPGA中,如果FPGA同时接收到了跳闸命令的GOOSE数据和闭锁CPU发送来的闭锁命令,跳闸命令的信号有效,把跳闸命令的GOOSE数据报文发送到电力系统的通信线路上,如果仅接收到跳闸命令的GOOSE数据,没有接收到了闭锁CPU发送来的闭锁命令,跳闸命令无效,则截住该报文,避免发出错误报文。
附图说明
图1是现有技术的GOOSE跳闸闭锁装置的结构示意图。
图2是本实用新型的GOOSE跳闸闭锁装置的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步详细说明。如图2所示,本实用新型的GOOSE跳闸闭锁装置,设有顺序连接的与逻辑处理器、现场可编程门阵列FPGA和电力系统的通信线路的物理层网络接口PHY。保护CPU向与逻辑处理器输出跳闸命令的信号,闭锁CPU同时向与逻辑处理器和FPGA输出闭锁命令的信号。
保护CPU采集电力系统运行状态数据,执行保护逻辑运算,决定是否发出跳闸命令以及发出何种跳闸命令后,向与逻辑处理器输出跳闸命令的信号。
闭锁CPU采集电力系统运行状态数据,执行闭锁逻辑运算,判断电力系统是否存在异常,若存在异常,分别向与逻辑处理器和FPGA输出闭锁命令的信号(出口开放信号),闭锁CPU分别与逻辑处理器和FPGA采用现有技术的普通导电线电连接,即闭锁命令的信号线采用导电线,传输电平信号,0为低电平,标志不允许跳闸出口,1为高电平,表示允许跳闸出口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长园深瑞继保自动化有限公司,未经长园深瑞继保自动化有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320623349.1/2.html,转载请声明来源钻瓜专利网。