[实用新型]脉宽自适应单总线接收器

说明书

技术领域

本实用新型涉及电子领域，具体涉及一种脉宽自适应接收器。

技术背景

随着集成电路和电子技术的发展，电子电路结构也逐渐向着高集成性、低耗能、实用性方向发展，现有接收器在接收数码串前都有预先设定脉冲脉宽参数，帮助接收电路产生时钟信号来采样获得数据，如果通信脉宽变化了，或者通信双方的时钟频率偏差很大时，则会因为接收采样时钟采样点发生偏差而无法获得准确的数据信息。

实用新型内容

针对现有技术的不足，本实用新型要解决的技术问题是提供一种不需要预先设置脉宽、自动测量第一个数据位的脉宽、同步产生相应的采样时钟、准确获得数据传输的脉宽自适应单总线接收器。

本实用新型为解决上述技术问题，采用的技术方案是脉宽自适应单总线接收器，包括边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块，所述边沿识别模块接入单总线信号，用于识别数据码串的上下边沿，使能脉宽测量模块；所述脉宽测量模块利用本地高速时钟信号在边沿识别模块的控制下计数测量脉宽长度，并把结果导出给时序发生模块；所述时钟发生模块用于导入脉宽测量计数，并将此计数分频与预先设定帧位数结合，输出预先设定好的片选时钟信号、位时钟信号和其他辅助信号；所述帧时序控制器输出控制其余模块的使能信号和复位时序。

作为优选方案，所述接收器包括串并转换模块，所述串并转换模块与帧时序控制器和时钟发生模块相连接，用于将SPI信号转换成并口信号输出。

作为优选方案，所述接收器包括串并转换模块，所述串并转换模块分别与边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块相连接，用于将SPI信号转换成并口信号输出。

作为优选方案，所述边沿识别模块为具有复位功能的边沿触发器、RS触发器、高速采样表决触发器。

作为优选方案，所述边沿识别模块为具有复位功能的可编程逻辑芯片。

作为优选方案，所述脉宽测量模块为具有使能和清零功能的计数器。

作为优选方案，所述脉宽测量模块为具有使能和清零功能的可编程逻辑芯片。

实用新型设计用于自动适应脉宽的接收高速数据码串（比如：单总线）数据的完整逻辑机制。接收的数据可以转换成标准SPI格式数据或者并行数据输出的。本实用新型取得的技术效果是：不需要预先设置脉宽就能自动测量第一个数据位的脉宽，同步产生相应的采样时钟，准确的获得传输数据。

附图说明

图1是本实用新型脉宽自适应单总线接收器原理图

图2是本实用新型脉宽自适应单总线接收器另一原理图

图3是本实用新型脉宽自适应单总线接收器时序图

图4是本实用新型脉宽自适应单总线接收器工作流程图

具体实施方式

下面结合附图和具体实施方式对本实用新型进一步详细描述。

如图1所示，脉宽自适应单总线接收器包括边沿识别模块、脉宽测量模块、帧时序控制器、时钟发生模块和串并联转换模块，单总线信号输入到边沿识别模块，单总线识别模块可以是具有复位功能的边缘触发器，RS触发器，高速采样表决触发器，或者具有类似功能的可编程逻辑，单总线识别模块识别数据码串的上下边沿并使能脉宽测量模块，脉宽测量模块可以是具有使能和清零功能的计数器，或者具有类似功能的可编程逻辑芯片，将导入的脉宽进行测量计数，并以此计数分频与预先设定帧位数，输出预先设定好的片选时钟信号，位时钟信号和其他辅助信号；时钟发生模块为具有使能和清零功能的计数器，或者具有类似功能的可编程逻辑，本模块的功能是导入脉宽测量计数，并以此计数分频与预先设定帧位数结合，输出预先设定好的片选时钟信号，位时钟信号和其他辅助信号。帧时序控制器是输出控制其余模块的使能信号和复位时序，实现整体机制的合理运行。图1中串并转换模块分别与边沿识别模块、脉宽测量模块、帧时序控制器、时钟发生模块相连接，图2中串并转换模块分别与帧时序控制器、时钟发生模块相连接，串并转换模块可以实现将SPI信号转换成并口信号用于以后的后续输出，串并转换模块在不需要SPI信号转换为并口信号的应用中可以不进行添加。图3是本实用新型获得的脉宽自适应时序图，data_in为单总线输入信号；Pulsewidth为脉宽测量使能信号；count1为测量脉宽计时器1；count2为脉宽分频计数器2；clk_bit为输出SPI位时钟信号；clk_cs为输出SPI片选时钟信号；Frame_rst为内部全局帧复位信号。