[实用新型]一种电子设备

说明书

技术领域

本实用新型涉及操作系统领域，特别是涉及一种电子设备。

背景技术

操作系统的启动时间包括处理系统将操作系统启动所需要的数据从非易失性存储器中读取到易失性存储系统中所花费的时间以及启动数据在易失性存储系统中执行到操作系统用户界面初始状态所需要的时间。其中，易失性存储系统包括个人计算机的磁盘，便携式电子设备的快闪存储器（Flash）或SD卡（Secure Digital Memory Card）等等。当前主要的快速开机技术是利用优化启动流程的方法或者休眠启动来节约第二部分的时间，而有很大一部分开机时间花费在第一部分难以进行优化。

目前大部分电子产品方案中，处理系统如CPU（Central Processing Unit，中央处理器）利用通用存储器访问接口（Storage Access Interface，例如NandFlash Interface，简称为NFI）去访问唯一的一个非易失性存储器芯片，通过命令接口给存储芯片发送命令请求其把数据准备到芯片内部的高速缓冲存储器中，通过数据接口从非易失性存储器芯片读数据。如图1所示，一次典型的操作系统启动的流程（以Flash为例）包括：

步骤101：通过CPU发送读取命令要求读数据。

步骤102：通过Flash IC将数据搬移到Flash IC内部的高速缓存（cache）中。

步骤103：通过CPU查询Flash IC状态。其中包括读Flash IC的寄存器或者发送查询命令，如果Flash IC内部的cache中有数据，则执行步骤104。

步骤104：将cache中的数据拷贝到内存。

步骤102所需要花费的时间很长，而步骤104所需要花费的时间非常短，即大部分时间都消耗在Flash IC内部，这个时候CPU处于空闲状态。因此缩短步骤102所需要花费的时间是当前快速开机领域中最关注和最难解的技术问题。

实用新型内容

本实用新型解决的技术问题是，提供了一种电子设备，缩短了操作系统启动所需要的信息从存储设备中读取出来所花费的时间，大大提高了电子设备开机的速度。

为解决上述技术问题，本实用新型实施例提供了一种电子设备，包括处理系统、非易失性存储系统以及易失性存储系统，非易失性存储系统包括至少两个读写控制器和至少一个数据存储区，电子设备的操作系统启动数据被切分成分别对应于读写控制器的至少两个启动数据块并存储于数据存储区；处理系统发送读取命令至读写控制器，以控制读写控制器并行读取对应的启动数据块中的数据，处理系统进一步将读写控制器读取的数据转存至易失性存储系统。

其中，非易失性存储系统进一步包括分别对应于读写控制器的至少两个高速缓冲存储器，读写控制器将读取的数据存储至对应的高速缓冲存储器中，处理系统进一步将高速缓冲存储器中存储的数据转存至易失性存储系统。

其中，处理系统包括一个处理核心，处理核心以轮询方式将至少两个高速缓冲存储器中存储的数据转存至易失性存储系统。

其中，处理系统包括对应于读写控制器的至少两个处理核心，处理核心向对应的读写控制器发送读取命令，并将至少两个高速缓冲存储器中存储的数据转存至易失性存储系统。

其中，至少两个处理核心集成于同一处理单元或设置于不同的处理单元。

其中，至少两个处理核心包括至少一主处理核心，主处理核心进一步扫描易失性存储系统中的数据是否满足操作系统启动要求，并在满足时，启动操作系统。

其中，数据存储区的数量与读写控制器的数量对应，且每一数据存储区存储对应读写控制器的启动数据块。

其中，非易失性存储系统包括多个相互独立的非易失性存储器，每一存储器包括一读写控制器及对应的高速缓冲存储器和数据存储区。

为解决上述技术问题，本实用新型实施例还提供了一种电子设备，包括处理系统、易失性存储器以及至少两个非易失性存储器，每一非易失性存储器包括读写控制器和数据存储区，电子设备的操作系统启动数据被切分成数量与非易失性存储器对应的至少两个启动数据块并存储于对应的非易失性存储器的数据存储区；处理系统发送读取命令至每一非易失性存储器的读写控制器，以控制读写控制器并行读取对应的启动数据块中的数据，处理系统进一步将读写控制器读取的数据转存至易失性存储器。

其中，每一非易失性存储器进一步包括高速缓冲存储器，每一读写控制器将读取的数据存储至对应的高速缓冲存储器中，处理系统进一步将高速缓冲存储器中存储的数据转存至易失性存储器。