[实用新型]一种支持预均衡的并串转换电路

说明书

技术领域

本实用新型涉及CMOS集成电路设计领域，尤其涉及一种支持预均衡的并串转换电路。

背景技术

在高速串行通讯领域，总线驱动电路前需要一个并串转换电路把并行数字信号转成串行信号。由于需要支持预均衡，一般需要把串行数据延迟一个节拍，通常采用一级D触发器来达到延迟目的。这种延迟方法要求该D触发器的时钟频率与输出数据的频率一致。如果输出数据的频率是5GHz，则触发器的时钟频率也需要是5GHz ，如图1和图2所示。这样导致该D触发器的执行时机非常紧张，难以实现该延迟方法。

实用新型内容

本实用新型主要解决的技术问题是提供一种支持预均衡的并串转换电路，采用两个时钟，第一时钟和第二时钟的相位相差180°，在D触发器的时钟频率与输出数据的频率不同的前提下实现并串转换，且支持预均衡。

为解决上述技术问题，本实用新型采用的技术方案是：提供一种支持预均衡的并串转换电路，包括第一时钟发生器、第二时钟发生器、第一D触发器、第二D触发器和第一选通器，所述第一时钟发生器的输出端与第一D触发器的时钟信号输入端电性连接，第二时钟发生器的输出端分别与第二D触发器的时钟信号输入端和第一选通器的时钟信号输入端电性连接，所述第一D触发器的输出端和第二D触发器的输出端分别与第一选通器的两个数据信号输入端电性连接，所述第一D触发器的数据信号输入端与第一并行数据输出端连接，所述第二D触发器的数据信号输入端与第二并行数据输出端连接。

在本实用新型一个较佳实施例中，所述并串转换电路进一步包括第三D触发器、第四D触发器、第五D触发器和第二选通器，所述第四D触发器的输出端与第五D触发器的数据信号输入端电性连接，第五D触发器的输出端和第三D触发器输出端分别与第二选通器的两个数据信号输入端电性连接。

在本实用新型一个较佳实施例中，所述第一时钟发生器的输出端分别与第四D触发器、第五D触发器和第二选通器的时钟信号输入端电性连接。

在本实用新型一个较佳实施例中，所述第二时钟发生器的输出端与第三D触发器的时钟信号输入端电性连接。

在本实用新型一个较佳实施例中，所述第一并行数据输出端进一步与第三D触发器的数据信号输入端电性连接，第二并行数据输出端进一步与第四D触发器的数据信号输入端电性连接。

在本实用新型一个较佳实施例中，所述第一时钟发生器和第二时钟发生器输出的时钟信号频率相同，所述第一选通器和第二选通器输出的数据信号频率相同。

在本实用新型一个较佳实施例中，所述第一选通器输出的数据信号频率是第一时钟发生器输出的时钟信号频率的两倍。

在本实用新型一个较佳实施例中，所述第一时钟发生器输出的时钟信号频率为2.5GHz，第一选通器输出的数据信号频率为5GHz。

在本实用新型一个较佳实施例中，所述第一时钟发生器和第二时钟发生器输出的时钟信号相位相差180°。

在本实用新型一个较佳实施例中，所述第一选通器和第二选通器均为二选一选通器。

本实用新型的有益效果是：所述第一时钟和第二时钟的相位相差180°，在D触发器的时钟频率与输出数据的频率不同的前提下实现并串转换，且支持预均衡。

附图说明

图1是现有的2到1并串转换电路的电路图；

图2是现有的2到1并串转换电路的时序图；

图3是本实用新型支持预均衡的并串转换电路的电路图；

图4是本实用新型支持预均衡的并串转换电路的时序图。

附图中各部件的标记如下：J0、第一D触发器；J1、第二D触发器；J2、第三D触发器；J3、第四D触发器；J4、第五D触发器；D0、第一输出信号；D1、第二输出信号；D2、第三输出信号；D3、第四输出信号；D4、第五输出信号；U1、第一选通器；U2、第二选通器； Din0、第一并行数据；Din1、第二并行数据；clkp、第一时钟；clkn、第二时钟；dout、串行信号；dout_dly1、串行延迟信号。

具体实施方式

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

请参阅图3和图4，本实用新型实施例包括：

一种支持预均衡的并串转换电路，包括第一时钟发生器、第二时钟发生器、第一D触发器J0、第二D触发器J1、第三D触发器J2、第四D触发器J3、第五D触发器J4、第一选通器U1和第二选通器U2，所述第一选通器U1和第二选通器U2均为二选一选通器。