[实用新型]一种电力线载波接收机数字前端

说明书

技术领域

本实用新型涉及包括支撑智能电网的电力线通信领域，具体涉及一种电力线载波接收机数字前端。

背景技术

传统的基于正交频分复用（OFDM）的电力线通信系统接收机的数字前端不使用数字混频器，而是直接在基带对数字信号进行解调和处理，增加了系统设计的复杂度。等效复数基带形式的数字前端广泛的用于无线通信领域，但目前还没有被用于电力线载波通信领域。奈奎斯特窗函数的方法已被用于无线OFDM系统的接收机处理，但在电力线载波通信系统中还没有与等效复数基带方法结合。

实用新型内容

针对现有技术的不足，本实用新型的目的是提供一种电力线载波接收机数字前端，本实用新型将等效复数基带形式的数字前端与奈奎斯特窗的方法结合，通过FPGA实现了一种具有支持频带选择、支持带宽配置、抑制带外干扰和带内窄带干扰的电力线载波接收机数字前端。

本实用新型的目的是采用下述技术方案实现的：

一种电力线载波接收机数字前端，其改进之处在于，所述接收机数字前端包括依次连接的模数转换器和现场可编程门阵列FPGA，所述现场可编程门阵列FPGA包括依次连接的混频器、滤波器、加窗器和傅立叶变换器，所述现场可编程门阵列FPGA的参数寄存器分别与混频器和滤波器连接。

优选的，所述混频器为数字混频器，包括依次进行通信的频率合成器和乘法器；所述频率合成器为可配置频点的直接数字频率合成器。

较优选的，所述可配置频点的范围为0赫兹到25兆赫兹。

优选的，所述滤波器为级联滤波器的抽取滤波器，包括数据存储器I、存储控制器、乘法累加器和数据存储器II；所述乘法累加器和存储控制器分别与数据存储器I连接；所述数据存储器II与乘法累加器连接。

较优选的，所述数据存储器I为多路数据存储器，包括读端口和写端口；所述数据存储器II为滤波器系数存储器。

优选的，所述接收机数字前端的带宽范围为7.8千赫兹到10兆赫兹。

优选的，所述加窗器包括依次进行连接的窗函数系数存储器和乘法器，数据从乘法器输入，与窗函数系数相乘后从乘法器的输出端口输出。

优选的，所述傅立叶变换器包括输入缓存器、蝶形运算单元、输出缓存器、地址控制器和旋转因子存储器；所述地址控制器分别与输入缓存器、输出缓存器、旋转因子存储器连接；所述旋转因子存储器与蝶形运算单元连接；所述输入缓存器与蝶形运算单元连接；所述蝶形运算单元与输出缓存器连接。

优选的，所述参数存储器包括三个用于存储配置信息的寄存器（参数存储器用于存储混频器的频点配置与级联滤波器的级数和抽取率）。

与现有技术比，本实用新型达到的有益效果是：

1）本实用新型提出的接收机数字前端通过配置数字混频器的频率，可以实现接收机系统中心频点的配置。

2）本实用新型提出的接收机数字前端通过配置数字级联滤波器的级联级数或抽取倍数，可以实现对接收带宽的配置。

3）本实用新型提出的接收机数字前端结构通过结合等效复数基带方法并改变级联滤波器的滤波器级数和每级滤波器的阶数，结合过采样增益，可以实现不同的带外抑制效果。最高可实现超过100dB的带外抑制。

4）本实用新型提出的接收机数字前端结构，通过加窗器对带内窄带干扰进行抑制，能够在最大程度上降低带内窄带干扰对与其相邻子载波接收性能的影响。

5）本实用新型提出的基于存储器的级联滤波器实现结构，能够通过一个双端口存储器和一个乘法累加器（由一个滤波器的若干乘累加模块组成）完成多个级联的抽取滤波器的功能，大大的节省了FPGA逻辑资源。

附图说明

图1是本实用新型提供的接收机数字前端结构图；

图2是本实用新型提供的数字混频器结构图；

图3是本实用新型提供的基于存储器的级联抽取滤波器结构图；

图4是本实用新型提供的加窗器结构图；

图5是本实用新型提供的傅立叶变换器结构图；

图6是本实用新型提供的接收机带外抑制性能图；

图7是本实用新型提供的加窗器对带内干扰抑制比较图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步的详细说明。