[实用新型]可适应多种数据流计算模式的动态可重构系统

说明书

技术领域

本实用新型涉及可重构电路与系统技术领域，特别涉及可适应多种数据流计算模式的动态可重构系统。

背景技术

以现场可编程门阵列（Field Programmable Gate Array，FPGA）为基础的动态可重构系统从被提出开始，就在数据加密/解密处理、多媒体处理以及数字信号处理等数据流驱动应用中显示出良好的计算性能和可重配置灵活性。上述应用中的数据流处理模块，通常采用分离-聚合（Fork-Join）、流水线（Pipeline）和反馈环（Feedback Loop）三种基本的数据流计算模式或者上述数据流计算模式的组合来实现。

近年来，随着FPGA规模的不断扩大，动态可重构系统内部已经能够容纳多个粗粒度的可重构处理单元，并且各可重构处理单元的功能可动态配置、并行执行，为在单芯片内利用可重构处理单元之间的互联，实现不同的数据流计算模式提供了可能。然而，现有的动态可重构系统大多采用基于总线或者快速单一链路（Fast Simplex Link,FSL）的互联方式，虽然可重构处理单元功能可动态配置，但接口通信带宽有限、系统结构固定不变。正是这种接口设计方式和数据流计算特征的不匹配、固定系统结构和数据流计算模式的不匹配，不能适应多种数据流计算模式的处理需求，使得数据流驱动应用的性能不能得到有效的提升。

实用新型内容

本实用新型的目的在于提供一种可适应多种数据流计算模式的动态可重构系统，该系统支持数据流互联结构的动态配置，提高了数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性。

为解决上述技术问题，本实用新型的实施方式公开了一种可适应多种数据流计算模式的动态可重构系统，包括：通过系统总线相互电连接的多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中，上述可重构处理单元包括数据流通信接口、控制接口、数据流互联控制器和数据流计算功能模块，该数据流互联控制器通过上述数据流通信接口与上述多端口内存控制器和其它可重构处理单元电连接，该数据流互联控制器和上述数据流计算功能模块通过输入、输出通道相互电连接，并通过上述控制接口与系统总线电连接；

上述嵌入式微处理器，用于根据配置信息控制上述配置控制器通过上述控制接口对上述数据流计算功能模块进行功能配置，和通过上述控制接口控制上述数据流互联控制器对上述数据流通信接口互联进行结构配置，以适应预定义的数据流计算模式；

上述多端口内存控制器，用于控制上述嵌入式微处理器与上述可重构处理单元间的信息传递。

本实用新型实施方式与现有技术相比，主要区别及其效果在于：

本实用新型的动态可重构系统包括多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中各可重构处理单元采用分离的数据流通信接口和控制接口，从而上述嵌入式微处理器可对各可重构处理单元的功能和互联结构进行动态配置，以适应多种数据流计算模式的需要；与采用总线结构以及FSL结构的传统动态可重构系统相比，本实用新型充分利用FPGA的资源可重构特性，在运行时通过与数据流计算模式相匹配的功能和结构配置，提高了通信带宽和数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性，对于面向数据流处理的动态可重构系统具有重要意义。

进一步地，通过采用全局数据存储器，可处理数据量较大的任务，适应各种情况下的数据处理，灵活性较大。

进一步地，通过系统控制器访问外部存储器，可较快速地读取文件，以加速动态配置。

附图说明

图1是本实用新型第一实施方式中一种可适应多种数据流计算模式的动态可重构系统的结构示意图；

图2是本实用新型第一实施方式中一种可适应多种数据流计算模式的动态可重构系统中可重构处理单元的结构示意图；

图3是本实用新型第一实施方式中一种数据流计算模式的示意图；

图4是本实用新型第一实施方式中一种数据流计算模式的示意图；

图5是本实用新型第一实施方式中一种数据流计算模式的示意图；

图6是本实用新型第二实施方式中一种可适应多种数据流计算模式的动态可重构系统的结构示意图；

图7是本实用新型第三实施方式中一种可适应多种数据流计算模式的动态可重构系统的运作方法的流程示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。