[实用新型]一种SD卡数据加解密装置

说明书

本实用新型涉及通信信息技术领域，具体的说是一种结构简单、可通过FPGA给SD卡数据加解密的装置。

SD是一种基于半导体快闪记忆器的记忆设备，拥有高记忆容量、快速数据传输速率以及极大的移动灵活性。它作为一体化固体介质，没有任何移动部分，所以不必担心机械运动的损坏。它的通信协议包括SD和SPI。

FPGA即现场可编程门阵列，通过硬件描述语言完成电路设计，经过综合布局形成逻辑电路。FPGA具有丰富的布线资源以及多个底层内嵌功能单元，方便电路设计。

因而如何通过利用FPGA的资源设计电路，给SD卡数据加解密，是增加SD卡保密性的关键。

本实用新型的技术任务是解决现有技术的不足，提供一种结构简单、SD卡数据加解密装置。

本实用新型的技术方案是按以下方式实现的，该一种SD卡数据加解密装置，其结构包括FPGA芯片，所述FPGA芯片上设置有连接SD卡的SD卡接口、加解密模块、SD卡管理模块、配置寄存器和与系统主板相连接的串口接口，所述SD卡接口通过SD卡管理模块连接有配置寄存器，该SD卡接口还连接有加解密模块，所述加解密模块、配置寄存器均连接有串口接口。

作为优选，所述加解密模块与串口接口之间、加解密模块与SD卡接口之间均设置有缓存模块。

进一步的，所述加解密模块设置有两个且这两个加解密模块是指AES加解密模块和DES加解密模块。

本实用新型与现有技术相比所产生的有益效果是：

本实用新型的一种SD卡数据加解密装置具有结构简单、使用方便、构思巧妙等特点，该装置通过利用FPGA的资源设计电路，给SD卡数据加解密，易于实现各种接口，以及加解密模块，有效提高了SD卡存储数据的保密性、安全性，易于推广使用。

本实用新型的一种SD卡数据加解密装置具有结构简单、使用方便、构思巧妙等特点，该装置通过利用FPGA的资源设计电路，给SD卡数据加解密，易于实现各种接口，以及加解密模块，有效提高了SD卡存储数据的保密性、安全性，易于推广使用。

附图1是本实用新型的结构示意框图。

附图中的标记分别表示：

1、FPGA芯片，2、AES加解密模块，3、缓存模块，4、SD卡，5、SD卡接口，6、DES加解密模块，7、SD卡管理模块，8、系统主板，9、串口接口，10、配置寄存器。

下面结合附图对本实用新型的一种SD卡数据加解密装置作以下详细说明。

如附图1所示，该一种SD卡数据加解密装置，其结构包括FPGA芯片1，所述FPGA芯片1上设置有连接SD卡4的SD卡接口5、加解密模块、SD卡管理模块7、配置寄存器10和串口接口9，其中SD卡管理模块7用来对SD卡当中的flash块进行管理。所述SD卡接口5通过SD卡管理模块7连接有配置寄存器10，该SD卡接口5还连接有加解密模块，所述加解密模块、配置寄存器10均连接有串口接口9。

所述加解密模块与串口接口9之间、加解密模块与SD卡接口5之间均设置有缓存模块3。在FPGA芯片1内部设置的缓存模块3用于存储数据。

所述加解密模块设置有两个且这两个加解密模块是指AES加解密模块2和DES加解密模块6。

系统主板8通过串口总线和FPGA的串口接口9相连,先对配置寄存器10进行配置,选择加密还是解密,选择加解密方式。  

加密模式下，根据配置信息数据存储到相应的缓存模块3中，然后进入相应的加密模块。最后通过SD卡接口5传输到SD 卡中。

解密模式下，通过SD卡接口5将SD卡4中的数据读取到缓存模块3中，然后根据配置信息进行解密，最后通过串口传输到系统主板8。