[发明专利]低电压、高精度电流镜电路

权利要求书

1.一种电流镜电路，包括

输入电路，所述输入电路包括配置为接收输入参考电流的第一晶体管，第二晶体管，其中所述第二晶体管的栅极连接到所述第一晶体管的漏极，以及配置为接收输出电流的第三晶体管，其中所述第三晶体管的漏极连接到所述第三晶体管的栅极，所述第三晶体管的栅极连接到所述第一晶体管的栅极以形成从所述第三晶体管到所述第一晶体管的反馈信道，所述反馈信道不连接到所述第二晶体管的漏极，或者所述反馈信道与所述第二晶体管的漏极共享共同节点，所述第三晶体管的栅极与所述第一晶体管的栅极之间的连接仅形成所述反馈信道，所述反馈信道用于将所述输入参考电流与所述输出电流比较并且使所述输入参考电流与所述输出电流实质上匹配，所述反馈信道未配置为用于使输入电压与输出电压匹配，所述输入电路不包括具有放大器以比较所述输入参考电流与所述输出电流的比较器；和

输出电路，所述输出电路耦连到所述输入电路并且配置为生成所述输出电流，其中所述输出电路包括两个或两个以上的级联的晶体管，其中第一级联的晶体管的漏极耦连到包括在所述输入电路中的所述第三晶体管的漏极，并且其中第二级联的晶体管的漏极耦连到电路块的部件并且配置为发送所述输出电流到所述部件。

2.如权利要求1所述的电流镜电路，其中，在所述第一晶体管的漏极接收所述输入参考电流。

3.如权利要求2所述的电流镜电路，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管均包括NMOS晶体管。

4.如权利要求2所述的电流镜电路，其中，所述第一晶体管的源极、所述第二晶体管的源极和所述第三晶体管的源极耦连到地线。

5.如权利要求2所述的电流镜电路，其中，所述输出电路包括第四晶体管，所述第四晶体管的栅极和漏极都耦连到包括在所述输入电路中的第二晶体管的漏极，以及第五晶体管，所述第五晶体管的漏极耦连到电路块的第二部件并且配置为发送所述输出电流到所述第二部件。

6.如权利要求2所述的电流镜电路，其中，所述反馈信道将所述输入电路配置为具有仅一个在所述第三晶体管的栅极上的高阻抗节点。

7.如权利要求1所述的电流镜电路，其中，所述反馈信道将所述输入电路配置为使所述输入参考电流与所述输出电流匹配。

8.一种集成电路，包括：

带隙电压参考；和

至少一个电路块，所述电路块耦连到所述带隙电压参考，其中每个电路块包括一个或多个电路块部件和耦连到所述一个或多个电路块部件的电流镜电路，其中，每个电流镜电路包括：

输入电路，所述输入电路包括配置为接收输入参考电流的第一晶体管，第二晶体管，其中所述第二晶体管的栅极连接到所述第一晶体管的漏极，以及配置为接收输出电流的第三晶体管，其中所述第三晶体管的漏极连接到所述第三晶体管的栅极，并且其中所述第三晶体管的栅极连接到所述第一晶体管的栅极以形成从所述第三晶体管到所述第一晶体管的反馈信道，所述反馈信道不连接到所述第二晶体管的漏极，或者所述反馈信道与所述第二晶体管的漏极共享共同节点，所述第三晶体管的栅极与所述第一晶体管的栅极之间的连接仅形成所述反馈信道，其中所述反馈信道用于将所述输入参考电流与所述输出电流比较并且使所述输入参考电流与输出电流实质上匹配，且其中，所述反馈信道未配置为用于使输入电压与输出电压匹配，且其中，所述输入电路不包括具有放大器以比较所述输入参考电流与所述输出电流的比较器，以及，

输出电路，所述输出电路耦连到所述输入电路并且配置为生成所述输出电流，其中所述输出电路包括两个或两个以上的级联的晶体管，其中第一级联的晶体管的漏极耦连到包括在所述输入电路中的所述第三晶体管的漏极，并且其中第二级联的晶体管的漏极耦连到电路块的部件并且配置为发送所述输出电流到所述部件。

9.一种计算设备，包括：

至少一种集成电路，所述集成电路包括带隙电压参考和耦连到所述带隙电压参考的至少一个电路块，其中每个电路块包括一个或多个电路块部件和耦连到一个或多个电路块部件的电流镜电路，其中，每个电流镜电路包括：

输入电路，其包括配置为接收输入参考电流的第一晶体管，以及第二晶体管，其中所述第二晶体管的栅极连接到所述第一晶体管的漏极，以及配置为接收输出电流的第三晶体管，其中所述第三晶体管的漏极连接到所述第三晶体管的栅极，所述第三晶体管的栅极连接到所述第一晶体管的栅极以形成从所述第三晶体管到所述第一晶体管的反馈信道，所述反馈信道不连接到所述第二晶体管的漏极，或者所述反馈信道与所述第二晶体管的漏极共享共同节点，所述反馈信道用于将所述输入参考电流与输出电流比较并且使所述输入参考电流与所述输出电流实质上匹配，所述反馈信道未配置为用于使输入电压与输出电压匹配，所述输入电路不包括具有放大器以比较所述输入参考电流与所述输出电流的比较器，以及

输出电路，所述输出电路耦连到所述输入电路并且配置为生成所述输出电流，其中所述输出电路包括两个或两个以上的级联的晶体管，其中第一级联的晶体管的漏极耦连到包括在所述输入电路中的所述第三晶体管的漏极，并且其中第二级联的晶体管的漏极耦连到电路块的部件并且配置为发送所述输出电流到所述部件。