[发明专利]一种基于Nios II的高速图像采集系统

说明书

技术领域

本发明涉及视频图像的领域，尤其是一种基于Nios II的高速图像采集系统。 

背景技术

数字图像处理技术在电子通讯和信息处理领域的应用非常广泛，而如何实现数字图像的高速采集是数字图像处理的关键技术之一。随着数字和多媒体技术的不断发展和进步，数字图像处理技术广泛应用于军用、民用、商用及工业生产等领域中。人们可以通过各种观测系统从被观察的场景取得图像，包括：拍摄各种场景的照相机和摄像系统；观测微小细胞的显微图像系统；地球表面的卫星多光谱扫描成像系统；X射线计算机断层射线系统等。这些图像无论是在成像、存储、传输过程中，还是分析中，都必须采用很多数字图像处理方法。 

目前使用的图像采集系统存在图像处理速度慢，扩展性差等缺陷。 

发明内容

本发明要解决的技术问题是：为了克服上述中存在的问题，提供一种基于Nios II的高速图像采集系统，其设计结构合理、实现了图像的高速转换盒存储等功能 

本发明解决其技术问题所采用的技术方案是：一种基于Nios II的高速图像采集系统，包括摄像头、输入视频解码芯片、FPGA芯片和输出视频解码芯片 以及视频显示器，所述的摄像头通过输入视频解码芯片与FPGA芯片相连接，FPGA芯片通过输出视频解码芯片与视频显示器相连接。 

所述的FPGA芯片包括Nios II CPU、挂接在Nios II CPU上的Avalon总线、I₂C配置接口模块、输入FIFO控制接口、输出FIFO控制接口、TV编码器、输入DMA控制器、输出DMA控制和存储器控制接口以及用于接收按键信息的通用并行接口，所述的I²C配置接口模块与输入视频解码芯片相连接，输入FIFO控制接口的输入端与输入视频解码芯片相连接，所述的Avalon总线分别与I²C配置接口模块、输入FIFO控制接口、输出FIFO控制接口、输入DMA控制器、输出DMA控制、存储器控制接口、用于接收按键信息的通用并行接口相连接，输出FIFO控制接口输出端与TV编码器相连接，TV编码器输出端与输出视频解码芯片相连接，通用并行接口输入端连接有控制按键。 

所述的FPGA芯片外接有图像数据存储模块，图像数据存储模块与FPGA芯片内的存储器控制接口相连接。 

所述的输入视频解码芯片的型号为ADV7181。 

所述的输出视频解码芯片的型号为ADV7123。 

本发明的有益效果是，本发明的一种基于Nios II的高速图像采集系统，在FPGA芯片上配置NiosII软核处理器和相关的接口模块来实现系统的主要硬件电路，并结合系统的软件设计来控制高速多功能视频解码芯片、编码芯片和实现了图像的高速A/D、D/A转换和存储等功能。 

附图说明

下面结合附图和实施例对本发明进一步说明。 

图1是本发明的结构示意图； 

图2是本发明的系统软件的流程图。 

图中1.摄像头，2.输入视频解码芯片，3.FPGA芯片，31.Nios II CPU，32.Avalon总线，33.I²C配置接口模块，34.输入FIFO控制接口，35.输出FIFO控制接口，36.TV编码器，37.输入DMA控制器，38.输出DMA控制器，39.存储器控制接口，310.通用并行接口，4.输出视频解码芯片，5.视频显示器，6.图像数据存储模块，7.控制按键。 

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。