[发明专利]小面积低电数据保持触发器

说明书

技术领域

本发明的实施例涉及集成电路设计与制造的领域。更具体地，本发明的实施例涉及用于小面积低电数据保持（retention）触发器的系统和方法。

背景技术

术语“振荡器（flop）”或“触发器（flip-flop）”通常用来描述或指代具有两个稳态的经时钟控制的电子电路，其用来存储数值。触发器通常包括两个锁存器电路。术语“保持”触发器通常用来描述或指代能够在电路的一部分例如输入和/或输出部分断电时保存（retain）数据的触发器。

在常规技术下，通常通过将附加的或“第三”锁存器添加到触发器而形成保持触发器，有时称为“气球（balloon）”触发器。例如，第三锁存器在触发器的其他部分断电时保存数据值。不幸地，这类常规技术设计要求不期望的大裸片面积、电路元件数目的有害增加、在“断电”模式中操作第三锁存器所要求的控制信号的数目和复杂度的不利增加、以及在“正常”和“断电”这两种模式中操作的电源要求的不利增加。

发明内容

因此，需要的是用于小面积低电数据保持触发器的系统和方法。附加需要的是用于在电路的一部分断电时保存值的小面积低电数据保持触发器的系统和方法。对于用于小面积低电数据保持触发器的系统和方法存在进一步的需要，即与现存的集成电路的设计、制造和测试的系统和方法兼容和互补。本发明的实施例提供这些优点。

根据本发明的第一实施例，电路包括主锁存器，其耦连到数据保持锁存器。数据保持锁存器配置为作为主锁存器的从（slave）锁存器而操作，以在正常操作期间实现主-从触发器。数据保持锁存器配置为当主锁存器断电时在低电数据保持模式期间保存主-从触发器的输出值。单一控制输入配置为在正常操作和低电数据保持模式之间进行选择。电路可独立于第三锁存器。

根据本发明的另一个实施例，数据保持触发器包括主锁存器，其配置为响应于单一控制输入的激活而被断电。从锁存器配置为接受来自主锁存器的值，并在主锁存器断电时保存值。从锁存器进一步配置为响应于单一控制输入的解除激活（deactivation）而输出值。从锁存器可配置为接收永不断电的供电电压。

根据本发明的又一个实施例，电路包括主锁存器。主锁存器包括第一反相器，其耦连到第一与非（NAND）门的输入，第一传输门，其用于有选择地将第一NAND门的输出耦连到第一反相器的输入，以及第二传输门，其用于有选择地将第一反相器的输入耦连到电路输入。

电路还包括数据保持锁存器。数据保持锁存器包括第二NAND门，其耦连到第二反相器的输入，以及第三传输门，其用于有选择地将反相器的输出耦连到第二NAND门的输入。电路还包括第四传输门，用于有选择地将第一反相器的输出耦连到第二NAND门的输入。

电路进一步包括控制电路。控制电路包括第三NAND门，其接受锁存器时钟信号和低电数据保持控制信号作为输入。第三NAND门的输出耦连到第一、第二、第三以及第四传输门的控制输入，并且第三NAND门的输出被反相并耦连到第一、第二、第三以及第四传输门的相反控制输入。

附图说明

附图合并到说明书中并形成说明书的一部分，其示出本发明的实施例，并与说明书一起用于解释本发明的原理。除非另外注释，否则并未按比例绘制附图。

图1示出了根据本发明实施例的小面积低电数据保持触发器。

图2示出了根据本发明实施例的、描述小面积低电数据保持触发器的操作的示例性时序图。

图3示出了根据本发明实施例的小面积低电数据保持触发器。

具体实施方式

现在将详细参考本发明的各实施例，减轻对长信号线路的外在影响，其示例在附图中示出。虽然将结合这些实施例对本发明进行描述，但是应理解其并不意在将本发明限制到这些实施例。相反，本发明意在覆盖可包括在如附属的权利要求所限定的本发明的精神和范围内的替代、修改和等同物。而且，在下面的本发明的详细描述中，将阐述大量的具体细节以提供对本发明更透彻的理解。然而，本领域的技术人员应该清楚，本发明可以在没有这些具体细节的情况下得以实践。在其他实例中，未详细描述公知方法、程序、部件和电路以避免对本发明的方面造成不必要的混淆。

小面积低电数据保持触发器