[发明专利]触发路由单元

权利要求书

1.一种用于控制事件序列的触发路由系统，所述系统包括：

多个可编程寄存器，每个寄存器与多个从模块中的一个相关联；

选择电路，用于基于所述多个寄存器中已经与从模块关联的一个寄存器的内容将多个主模块中的一个与该从模块关联；

输入端口，用于从与所述从模块相关联的所述主模块接收指示在所述主模块的第一事件的完成的触发信号；以及

输出端口，用于向与所述主模块相关联的所述从模块发送所述触发信号，从而触发在所述从模块的第二事件。

2.如权利要求1所述的系统，其进一步包括编程输入，所述编程输入用于接收对所述多个寄存器编程的内存映射寄存器(“MMR”)信号。

3.如权利要求1所述的系统，其进一步包括触发主寄存器，所述触发主寄存器用于在接收到编程信号时发起触发信号。

4.如权利要求3所述的系统，其进一步包括或门，所述或门用于接收来自所述触发主寄存器或者来自所述多个主模块中的一个的触发信号。

5.如权利要求1所述的系统，其中所述选择电路将所述多个从模块中的多于一个与所述多个主模块中的一个相关联，或者将所述多个主模块中的多于一个与所述多个从模块中的一个相关联。

6.如权利要求1所述的系统，其中所述主模块与所述从模块相同，且其中所述第一事件和所述第二事件均在所述主模块执行。

7.如权利要求1所述的系统，其进一步包括状态寄存器，所述状态寄存器用于指示所述系统的状态。

8.如权利要求1所述的系统，其进一步包括错误寄存器，所述错误寄存器用于指示关于在所述系统中发生的错误的信息。

9.如权利要求1所述的系统，其进一步包括全局控制寄存器，所述全局控制寄存器用于设置所述系统的全局状态。

10.如权利要求1所述的系统，其中所述主模块为第一支持直接存储器存取(“DMA”)的装置，或者所述从模块为第二支持DMA的装置。

11.一种用于控制事件序列的方法，所述方法包括：

使能触发路由单元以接收编程命令；

将所述触发路由单元中的寄存器分配给从模块；

对已分配给所述从模块的所述寄存器编程，以将来自主模块的输入触发信号与发给所述从模块的输出触发信号相关联；

配置所述主模块以在第一事件完成时将所述输入触发信号发送至所述触发路由单元；以及

配置所述从模块以接收来自所述触发路由单元的所述输出触发信号以及在接收到所述输出触发信号时发起第二事件。

12.如权利要求11所述的方法，其进一步包括通过对所述触发路由单元中的寄存器编程来触发所述第二事件。

13.如权利要求11所述的方法，其进一步包括存储与对所述寄存器编程中的错误相关联的错误信息。

14.如权利要求11所述的方法，其进一步包括存储与所述触发路由单元相关联的状态信息。

15.如权利要求11所述的方法，其进一步包括对所述寄存器编程以将所述输入触发信号与一个或多个附加从模块相关联。

16.如权利要求15所述的方法，其中所述输出触发信号发起在所述一个或多个附加从模块的事件。

17.一种处理器，其包括：

核心处理单元；

多个模块，其包括主模块和从模块；以及

触发路由单元，其包括：

i.寄存器，所述寄存器与所述从模块相关联；

ii.选择电路，用于基于已经与所述从模块关联的所述寄存器的内容将所述从模块与所述主模块相关联；

iii.输入端口，用于从与所述从模块相关联的所述主模块接收指示在所述主模块的第一事件的完成的触发信号；

iv.输出端口，用于向与所述主模块相关联的所述从模块发送所述触发信号，从而触发在所述从模块的第二事件，

其中在没有所述核心处理单元的参与的情况下触发所述第二事件。

18.如权利要求17所述的处理器，其中所述触发路由单元进一步包括编程输入，所述编程输入用于接收对所述寄存器编程的内存映射寄存器(“MMR”)信号。