[发明专利]用于单级功率因数校正控制器的可调输入误差放大器有效
| 申请号: | 201310643638.2 | 申请日: | 2013-12-01 | 
| 公开(公告)号: | CN103647518B | 公开(公告)日: | 2017-07-28 | 
| 发明(设计)人: | 叶强;邵丽丽;张铎澜;来新泉 | 申请(专利权)人: | 西安电子科技大学 | 
| 主分类号: | H03F3/45 | 分类号: | H03F3/45;H03F1/02 | 
| 代理公司: | 陕西电子工业专利中心61205 | 代理人: | 王品华,朱红星 | 
| 地址: | 710071*** | 国省代码: | 陕西;61 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 用于 功率因数 校正 控制器 可调 输入 误差 放大器 | ||
技术领域
本发明属于电子电路技术领域,涉及模拟集成电路,特别是用于单级功率因数校正控制器的可调输入误差放大器。
背景技术
随着整流桥在电子设备中的广泛应用,输入市电电流包含大量的谐波分量,这些谐波分量降低了电网的供电效率、增强了电磁干扰,因此,在电子设备中必须采取功率因数校正技术。而在功率因数校正电路设计中,误差放大电路是非常重要的模块,是系统设计成功的核心。图1显示了传统误差放大器的结构图。
如图1所示,电路主要包括运算放大器模块。基准电压V1和反馈电压V2经过运算放大器模块,得到输出信号V3输入到下级电路中。这种传统的误差放大器由于不能根据电路不同的工作模式调节输入电压,使得电路在不正常工作的情况下仍进行误差放大比较,因此会造成电能的损耗,工作效率低下,成本较高。
发明内容
本发明的目的在于针对现有误差放大器的不足,提出一种应用于单级功率因数校正控制器的可调输入误差放大器,以降低电能的损耗,提高电路的工作效率,节省成本。
为实现上述目的,本发明包括:运算放大器模块4,其特征在于:运算放大器模块4的输入端连接有传输控制模块3,传输控制模块3的输入端连接有第一缓冲电压模块1和第二缓冲电压模块2;
所述第一缓冲电压模块1,用于对外部提供的基准电压V1进行分压隔离,输出两个大小不同的基准分压V4和V5,并将其同时输入到传输控制模块3的第一输入端D和第二输入端E;
所述第二缓冲电压模块2,用于对外部提供的反馈电压V2进行分压隔离,输出两个大小不同的反馈分压V6和V7,并将其同时输入到传输控制模块3的第三输入端F和第四输入端G;
所述传输控制模块3,用于在外部提供的使能信号V8控制下,对基准分压V4和基准分压V5进行二选一选择,输出基准电压V10到运算放大器模块4的正向输入端;在外部提供的使能信号V9控制下,对反馈分压V6和反馈分压V7进行二选一选择,输出反馈电压V11到运算放大器模块4的反向输入端;
所述运算放大器模块4,用于将基准电压V10和反馈电压V11进行误差放大比较,得到误差放大信号V3。
作为优选,上述可调输入误差放大器,其中第一缓冲电压模块1,包括偏置电流源IBIAS,七个PMOS管M1~M7,七个NMOS管M8~M14,三个电阻R1~R3和一个电容C1;
第一PMOS管M1、第二PMOS管M2、第三PMOS管M3依次连接,形成第一电流镜;
第四PMOS管M4与第五PMOS管M5连接,形成第二电流镜;
第六PMOS管M6与第七PMOS管M7连接,形成差分对;
第一NMOS管M8、第二NMOS管M9、第五NMOS管M12依次连接,形成第三电流镜;
第三NMOS管M10、第四NMOS管M11、第六NMOS管M13依次连接,形成第四电流镜。
第一PMOS管M1,作为第一电流镜的输入端,其漏极连接外部提供的偏置电流源IBIAS;其源级连接电源电压VCC;其栅极与自身漏极相连,且同时与第二PMOS管M2的栅极相连;
第二PMOS管M2,作为第一电流镜的第一输出端,其漏极与第一NMOS管M8的漏极相连;其源级连接电源电压VCC;其栅极与第三PMOS管M3的栅极相连;
第三PMOS管M3,作为第一电流镜的第二输出端,其漏极与第六PMOS管M6的源极相连;其源级连接电源电压VCC。
第四PMOS管M4,作为第二电流镜的输入端,其漏级与第二NMOS管M9的漏极相连;其源级连接电源电压VCC;其栅极与其自身漏极相连,且同时与第五PMOS管M5的栅极相连;
第五PMOS管M5,作为第二电流镜的输出端,其漏级与第五NMOS管M12的漏极相连;其源级连接电源电压VCC。
第六PMOS管M6,其漏极与第二NMOS管M9的漏极相连;其源级与第七PMOS管M7的源级相连;其栅极作为第一缓冲电压模块(1)的输入端A;该第七PMOS管M7,其源极与第五NMOS管M12的漏极相连,其栅极连接到第一缓冲电压模块(1)的输出端B。
第一NMOS管M8,作为第三电流镜的输入端,其源级与第三NMOS管M10的漏极相连;其栅极与自身漏极相连,且同时与第二NMOS管M9的栅极相连;
第二NMOS管M9,作为第三电流镜的第一输出端,其源级与第四NMOS管M11的漏极相连;其栅极与第五NMOS管M12的栅极相连;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310643638.2/2.html,转载请声明来源钻瓜专利网。





