[发明专利]一种14443接口BPSK副载波解调电路

说明书

技术领域：

本发明涉及14443接口PCD端物理层接收器的BPSK副载波解调技术，可用于非接触读写器芯片Type A212Kbps～848Kbps及Type B接收器。

背景技术：

在非接触智能卡领域，通信系统分为读写器(PCD)和卡(PICC)两部分。PICC端通过负载调制返回的物理层信号，会不可避免的引入噪声和干扰，当这些信号经过PCD端射频载波解调、放大之后，会将噪声引入下一级的副载波解调电路。通常副载波的解调采用的方式是直接用比较器量化为逻辑1或0信号至数字域解调。

副载波信号经过比较器量化后直接在数字域进行解调，幅度微小的干扰将会被量化为与有用信号相同的高低电平，而副载波信号宽度的变化将导致很难从电平宽度上识别有用信号与干扰，提高了解调难度，降低了接收的抗干扰能力，从而导致通信易出错，通信效率降低。

本发明采用模数转换器对副载波信号进行采样，保留了信号的幅度信息，并在数字域利用匹配累加的方法提高了电路的抗干扰能力，提高了通信稳定性。

发明内容：

本发明提供一种基于模数转换器的14443接口BPSK副载波解调电路，电路主要结构包括：模数转换器、副载波与位同步电路、匹配累加器、判决器四部分。其特征在于，电路实现解调的方式如下：模数转换器将模拟的调制副载波信号转换为多位数字码值，并将其输出给副载波与位同步电路和匹配累加器；副载波与位同步电路根据模数转换器输出的多位数字码值产生副载波同步信号及位格信号，并将其输出给匹配累加器；匹配累加器根据副载波与位同步电路输出副载波同步信号及位格信号的每个位格区间内对模数转换器输出的多位数字码值进行匹配累加，在每个位格区间的末尾对匹配累加的结果进行复位，并将匹配累加的结果输出给判决器；判决器在每个位格区间的结尾处对匹配累加器复位前的数值进行一次判决，并将判决后的结果保持到下次判决结果生成时。判决器判决的结果即为解调后的数据。

本发明所公开的电路其优点在于，将模拟信号通过模数转换器转换为与模拟信号幅度相关的数字码值，而并非直接用比较器量化为数字1或0信号，保留了信号的幅度信息，使幅度较小的干扰与幅度较大的有用信号更易于区分，避免了单从信号宽度上识别信号，提高了通信的成功概率。

本发明所公开的电路其优点还在于，所述副载波与位同步电路能够产生与输入调制副载波信号同步的副载波同步信号及位格信号，从而使匹配累加器和判决器的动作与输入信号同步，最大限度的增大数据1信号和数据0信号的区分度，降低误码率。

本发明所公开的电路其优点还在于，通过匹配累加器的匹配累加动作，有用信号的幅度会朝相同的方向进行累加，而由于干扰具有随机性，其幅度累加的方向也具有随机性，从而使有用信号和干扰产生的累加结果易于区分，降低了误码率。

所述副载波与位同步电路其特征在于，其时钟源来自于本地时钟，并根据输入的调制副载波信号对应的多位数字码值的特征产生副载波同步信号及位格信号，所产生的副载波同步信号及位格信号均与调制副载波信号同步。

所述匹配累加器，其特征在于在每个位格区间内根据副载波同步信号的逻辑值对输入的调制副载波信号对应的多位数字码值进行匹配累加，并在每个位格区间的末尾对匹配累加的结果进行复位。

所述判决器，其特征在于在每个位格区间的结尾处在对匹配累加器复位前的数值进行一次判决，并将一次判决后的结果保持到下次判决结果生成时。

附图说明：

图1表示基于模数转换器的14443接口BPSK副载波解调电路结构

图2表示本发明的一种具体实施方式的波形或码值随时间变化的示意图

具体实施方式：

下面结合附图介绍电路工作的具体实施方式。

一种14443接口BPSK副载波解调电路包括：模数转换器、副载波与位同步电路、匹配累加器、判决器；其中：模数转换器将模拟的调制副载波信号转换为多位数字码值，并将其输出给副载波与位同步电路和匹配累加器；副载波与位同步电路根据模数转换器输出的多位数字码值产生副载波同步信号及位格信号，并将其输出给匹配累加器；匹配累加器根据副载波与位同步电路输出副载波同步信号及位格信号的每个位格区间内对模数转换器输出的多位数字码值进行匹配累加，在每个位格区间的末尾对匹配累加的结果进行复位，并将匹配累加的结果输出给判决器；判决器在每个位格区间的结尾处对匹配累加器复位前的数值进行一次判决，并将判决后的结果保持到下次判决结果生成时。