[发明专利]上拉电阻电路

权利要求书

1.一种上拉电阻电路，其特征在于，包括电源端、输出端、第一PMOS管以及传输单元；

所述第一PMOS管的源极连接所述电源端，所述第一PMOS管的漏极连接所述输出端，所述第一PMOS管的衬底适于输入偏置电压，所述偏置电压的电压值与所述电源端的电压和所述输出端的电压中较大电压的电压值相等；

所述传输单元适于在所述电源端的电压大于或等于所述输出端的电压时将上拉控制信号传输至所述第一PMOS管的栅极，在所述电源端的电压小于所述输出端的电压时将所述输出端的电压传输至所述第一PMOS管的栅极。

2.如权利要求1所述的上拉电阻电路，其特征在于，所述电源端适于输入电源电压，所述输出端连接集成电路的I/O端口。

3.如权利要求1所述的上拉电阻电路，其特征在于，所述传输单元包括第二PMOS管、第三PMOS管以及控制信号产生单元；

所述第二PMOS管的栅极适于输入栅极控制信号，所述第二PMOS管的漏极适于输入所述上拉控制信号，所述第二PMOS管的源极连接所述第二PMOS管的衬底和所述第一PMOS管的栅极；

所述第三PMOS管的栅极连接所述电源端，所述第三PMOS管的漏极连接所述输出端，所述第三PMOS管的源极连接所述第一PMOS管的栅极，所述第三PMOS管的衬底适于输入所述偏置电压；

所述控制信号产生单元适于产生所述栅极控制信号，在所述电源端的电压大于或等于所述输出端的电压时所述栅极控制信号为低电平信号，在所述电源端的电压小于所述输出端的电压时所述栅极控制信号的幅度与所述输出端的电压值相等。

4.如权利要求3所述的上拉电阻电路，其特征在于，所述控制信号产生单元包括第一开关单元和第二开关单元；

所述第一开关单元连接于所述第二PMOS管的栅极和所述输出端之间，所述第二开关单元连接于所述第二PMOS管的栅极和地之间，所述第二开关单元导通时的阻抗大于所述第一开关单元导通时的阻抗；

所述第一开关单元适于在所述电源端的电压大于或等于所述输出端的电压时断开、在所述电源端的电压小于所述输出端的电压时导通；

所述第二开关单元适于在所述电源端的电压大于或等于所述输出端的电压时导通。

5.如权利要求4所述的上拉电阻电路，其特征在于，所述第一开关单元包括第四PMOS管；

所述第四PMOS管的栅极连接所述电源端，所述第四PMOS管的源极连接所述第二PMOS管的栅极，所述第四PMOS管的漏极连接所述输出端，所述第四PMOS管的衬底适于输入所述偏置电压。

6.如权利要求4所述的上拉电阻电路，其特征在于，所述第二开关单元包括第五PMOS管和第一NMOS管；

所述第五PMOS管的栅极连接所述第五PMOS管的漏极和所述第一NMOS管的漏极，所述第五PMOS管的源极连接所述第二PMOS管的栅极，所述第五PMOS管的衬底适于输入所述偏置电压；

所述第一NMOS管的栅极连接所述电源端，所述第一NMOS管的源极和所述第一NMOS管的衬底接地。

7.如权利要求4所述的上拉电阻电路，其特征在于，所述第二开关单元包括第二NMOS管和第三NMOS管；

所述第二NMOS管的栅极连接所述电源端和所述第三NMOS管的栅极，所述第二NMOS管的漏极连接所述第二PMOS管的栅极，所述第二NMOS管的源极连接所述第三NMOS管的漏极，所述第二NMOS管的衬底连接所述第三NMOS管的衬底和所述第三NMOS管的源极并接地。

8.如权利要求3所述的上拉电阻电路，其特征在于，所述控制信号产生单元包括第四PMOS管、第五PMOS管和第一NMOS管；

所述第四PMOS管的栅极连接所述电源端，所述第四PMOS管的源极连接所述第二PMOS管的栅极，所述第四PMOS管的漏极连接所述输出端，所述第四PMOS管的衬底连接所述第五PMOS管的衬底并适于输入所述偏置电压；

所述第五PMOS管的栅极连接所述第五PMOS管的漏极和所述第一NMOS管的漏极，所述第五PMOS管的源极连接所述第二PMOS管的栅极；

所述第一NMOS管的栅极连接所述电源端，所述第一NMOS管的源极和所述第一NMOS管的衬底接地。