[发明专利]通信系统中RS译码方法及其装置

说明书

本发明涉及通信技术，公开了一种通信系统中RS译码方法及其装置。本发明中，通过将普通并行iBM算法串行分解化计算，在不影响连续译码的情况下，极大降低了求解关键方程所需的硬件资源，同时减小了路径延迟。此外，通过合并优化钱搜索和Forney算法过程，即将错误位置多项式和错误值多项式中的奇偶次项拆分，减少了控制逻辑和重复计算。因此，本发明的硬件资源消耗仅为普通iBM算法实现的1/2～1/3，最大时钟频率和有效数据带宽提升了约30%，能够使得高速信道纠错技术应用在低密度芯片上，降低了成本。

技术领域

本发明涉及通信技术，特别涉及通信系统中RS译码方法及其装置。

背景技术

里德-索罗门编码(Reed-Solomon Code，简称“RS CODE”)是一种纠错能力非常强的非二进制编码方式，应用于信道纠错。里德-索罗门译码(Reed-Solomon Decode，简称“RSDECODE”)是对已编码的数据进行RS译码，通过一系列运算在数据包中完成检错、找错和纠错，对错误的数据进行纠正。有限域(GF Field)为线性分组码的数域，是一种应用在信道编码和密码学中循环群域，而RS编译码是定义在有限域的特殊编译码方法。

现场可编程门阵列(Field－Programmable Gate Array，简称“FPGA”)是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

在目前的专利和实际使用中，硬件实现高速RS译码通常采用的方法是：1）在中国专利CN200810241118.8中，采用Eculid欧几里德及其变种算法求解关键方程，得出错误位置和错误值多项式；2）在中国专利CN201010623809.1中，采用iBM算法或其改进算法(比如RiBM)并行求解关键方程；3）钱搜索和Forney算法分开计算。

然而，本发明的发明人发现，上述方法的缺点在于：1）Eculid欧几里德及其变种算法涉及到多项式阶数比较和系数交换，虽然此算法的RS译码速度非常快，但是极其消耗资源，不适用低密度FPGA芯片。2）普通iBM算法在关键方程求解时用到了乘加树结构，路径延迟较大。普通iBM算法虽然能够在很短的时钟周期里求解出关键方程，但是消耗的有限域加法器和有限域乘法器也很多，资源消耗多速度不够快。3）RiBM算法的若干组计算单元共用一组控制信号，在FPGA实现时会导致这组控制信号走线过长，反而不利于译码速度的提升，而且RiBM算法占资源非常多。RiBM算法求解关键方程适合ASIC专用集成电路实现。4）钱搜索和Forney算法独立计算，分别需要一组控制逻辑造成资源浪费。

发明内容

本发明的目的在于提供一种通信系统中RS译码方法及其装置，降低了硬件资源消耗、减小了路径延迟。

为解决上述技术问题，本发明的实施方式公开了一种通信系统中RS译码方法，包括以下步骤：

通过接收装置接收经RS码编码的数据，其中该RS码的纠错能力为t个码元；

对接收到的数据计算2t个伴随式S_i以组成伴随多项式S(x)，其中i=0～2t-1；