[发明专利]调制信号源

说明书

技术领域

本发明涉及数字通信技术领域，特别涉及一种调制信号源。

背景技术

MSK（Minimum Shift Keying，最小移频键控）信号由于具有包络恒定、相位连续、频率功率密度集中、可靠性高等特点，被广泛运用于微波、短波以及卫星通信中。对于MSK调制信号来说，其码速率越高，抗干扰能力也越强，通信的保密性越好，数据吞吐能量也越大。

传统的实现MSK调制信号的方式如图1所示，其信号源是利用两路信号混频叠加后得到，若是以这种方式来实现MSK信号，将用到多个分立的数字和模拟器件，这势必会增加系统的体积，提高系统的调试难度，并增加系统的开发成本。并且图1中的方案采用了四个混频电路来实现，而对于混频电路来说，其本振泄露以及镜频信号对射频信号的影响是非常大的，这种影响有时可以通过滤波器滤除，有时却很难滤除，因此这种方案实现起来是很有难度的。

虽然现在还有另外的两种方式来实现MSK信号：一种是利用DDS的特点，用FPGA（或单片机）控制DDS直接产生MSK信号；第二种是利用FPGA模拟DDS的部分功能，信号由FPGA输出后，经D/A转换产生MSK信号。但这两种方式依然存在很多缺点，比如输出频率一般在100MHz以下，不能实现L波段及以上频率的射频输出；并且据公开的文献记载，以这两种方式实现的MSK调制信号，其码速率较低，均在1Mb/s以下。

发明内容

针对现有技术的上述缺陷，本发明所要解决的技术问题是如何以简单的构造实现高码速率、高信号质量的MSK调制信号。

为解决上述技术问题，本发明提供了一种调制信号源，所述调制信号源包括：两个点频源、一个DDS、两个混频器以及FPGA控制电路，其中，

第一点频源的输出同时耦接所述DDS及第一混频器，同时作为所述DDS的参考时钟信号和所述第一混频器的本振信号；

第二点频源的输出耦接第二混频器，作为所述第二混频器的本振信号；

所述DDS与所述FPGA控制电路交互，以所述DDS内部的输出信号作为所述FPGA控制电路的时钟信号；

所述第一混频器和所述第二混频器串接于所述DDS的输出端，对所述DDS的输出信号进行二次混频。

优选地，所述DDS的输出信号为MSK调制信号。

优选地，所述两个混频器还同时对所述DDS的输出信号进行滤波。

优选地，所述两个点频源的初始信号端与同一个晶振耦接。

优选地，所述两个点频源的输出频率由所述FPGA控制电路指定。

优选地，所述FPGA控制电路为所述DDS提供MSK信号控制码。

优选地，所述第一点频源的输出通过一功分器同时耦接所述DDS及所述第一混频器。

优选地，所述FPGA控制电路的时钟信号是由所述DDS内部的4分频器所输出的。

优选地，所述二次混频后信号频率为L波段以上。

优选地，所述二次混频后信号的码速率为16Mb/s。

与现有技术相比，本发明的技术方案将同一器件产生的信号同时应用于多处，使得系统构造变得简单，从而减小模块体积，减低了模块成本，并且提高了调制信号质量。

附图说明

图1是现有技术中MSK调制信号源的结构示意图；

图2是本发明的一个实施例所述的调制信号源的结构示意图；

图3是本发明的优选实施例中输出一个较为标准的MSK调制信号的频谱图；

图4是图3中的MSK调制信号的信号质量示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例为实施本发明的较佳实施方式，所述描述是以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围应当以权利要求所界定者为准，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

传统的MSK调制信号源由于采用的器件过多，各器件之间的信号相互影响，很难获得码速率和质量较高的MSK调制信号。这种情况在信号频率越高时越为明显，而要抑制杂散，对系统设计和硬件成本又有较高的要求。本发明的实施例中，为了实现更好的杂散抑制指标，降低射频输出端滤波器的设计难度，采用二次混频方案，将同一器件产生的信号同时应用于多处，减少了器件数量的同时尽量减少了不同信号间的互扰，从而实现了高码速率、高信号质量的MSK调制信号。